MAC IP Core Design

[tavidu]

Ora sto progettando Mac (100M/1000M/TBI)
Ma ho incontrato un problema.
Quando in modalità TBI, deirection RX, due orologi sono forniti da chip PHY:
RX_CLK_TBI0 e RX_CLK_TBI1, sono entrambi 62.5MHz.
Dopo il trattamento TBI, RXD, RX_DV, RX_ER sono che trasmette al MAC CORE,
ma come generare 125MHz per sincronizzare RXD per MAC CORE?

 

[dolby.yang]

Credo che hai bisogno di una fonte esterna clk.

 

[VisualArt]

si può capovolgere con la saliva e scendeva dal bordo l'orologio 62.5MHz.E 'fittable ai 125MHz.

 

[ashgun]

Quando si utilizza la modalità TBI in 1Gbps modalità, il PHY offre 2 orologi di 62,5 Mhz, ma come si lavora in 125 Mhz di clock sul lato Mac si dovrà utilizzare il clock per sincronizzare i dati per MAC Core

 

[tutu_xie]

La mia comprensione è:
Tutti i Mac 100/1000M ha bisogno di un esterno 125M clk risorsa per alimentare PLL interno, si sa, quando in 1GE modalità, MAC ha anche bisogno di inviare questo clk a PHY