T
TurboPC
Guest
Se io undestood il Stratix / Cyclone spec correttamente, un flusso di bit compressi possono essere memorizzati nel dispositivo seriale da utilizzare meno spazio.
Quando i poteri a bordo alto, il flusso di bit viene decompressa dal FPGA? Ho ragione?
Poi se voglio conservare il mio flusso di bit in un non-@ @ ltro dispositivo seriale, ci dovrebbe essere alcun problema.Ciò che è strano per me è come il chip FPGA può stare ricevere bitstream continuo mentre è decomprimere i dati correnti in FPGA.
D'altra parte, se il flusso di bit viene compresso in @ @ ltro 's dispositivo seriale, allora il chip FPGA vede alcuna differenza in quanto i dati non compressi.Tuttavia, non è possibile memorizzare il flusso di bit in un non-@ @ ltro dispositivo seriale.
Chiunque ha il algo di decompressione?Forse avrei potuto decomprimere usando un altro FPGA / CPLD, che è a bordo.Voglio risparmiare sui costi di configurazione dal dispositivo per Stratix è costoso.
Grazie per ogni pensiero ...
Quando i poteri a bordo alto, il flusso di bit viene decompressa dal FPGA? Ho ragione?
Poi se voglio conservare il mio flusso di bit in un non-@ @ ltro dispositivo seriale, ci dovrebbe essere alcun problema.Ciò che è strano per me è come il chip FPGA può stare ricevere bitstream continuo mentre è decomprimere i dati correnti in FPGA.
D'altra parte, se il flusso di bit viene compresso in @ @ ltro 's dispositivo seriale, allora il chip FPGA vede alcuna differenza in quanto i dati non compressi.Tuttavia, non è possibile memorizzare il flusso di bit in un non-@ @ ltro dispositivo seriale.
Chiunque ha il algo di decompressione?Forse avrei potuto decomprimere usando un altro FPGA / CPLD, che è a bordo.Voglio risparmiare sui costi di configurazione dal dispositivo per Stratix è costoso.
Grazie per ogni pensiero ...