LM2326 PLL non bloccare

M

myicejade

Guest
Ciao, io sono uno di risoluzione dei problemi di progettazione utilizzando 2000MHz PLL National Semiconductor LM2326 2.8GHz PLL IC.Il mio parametro di progettazione è il seguente:

I miei parametri di progettazione:

Fmax: 1970MHz
Fmin: 2030MHz
Loop BW: 3kHz
Fcomp: 50kHz
Fref: 12.8MHz
VCO: Vari-l Narrowband 5V VCO 1805-1880MHz
VCO guadagno: 15MHz / V
VCO Tuning Range:
da 4,5 V-0.5V

Sto usando uno 3ND fine ciclo passivo filtro.La pompa di carica di tensione Vp è a 5V, mentre il PLL Vcc1 & Vcc2 è a 3.3V.

Ho fatto alcuni sintetizzatori di frequenza con LMX2326, la maggior parte di loro è buono, ma solo pochi sono cattivi, i fenomeni sono i seguenti
primo: il costo della pompa tensione d'uscita in R3 è 0V
secondo: la carica di tensione in uscita pompa R3is 5,0
V (Vp = 5,0 V)
perché?

I dont know-how per risolvere queste questioni, e ho controllato il mio disegno circuiti ancora e ancora, e sono sicuro che loro sono buoni, ma i risultati sono deluso, come faccio?please help me?la ringrazio molto!
Cordiali saluti più caldi

zhangjincai

 
myicejade ha scritto:Fmax: 1970MHz

Fmin: 2030MHz

VCO: Vari-l Narrowband 5V VCO 1805-1880MHz

 
Sembra che hai scelto il torto VCO:

http://www.sirenza.com/pdfs/datasheets/vco190-1843T.pdf

Questo VCO oscilla a 1880 MHz a una messa a punto di tensione del 4 V., invece, selezionare un VCO che è stato adattato per il vostro bisogno di 1970 MHz a 2030,
ad esempio questa:

http://www.sirenza.com/pdfs/datasheets/vco190-2225t.pdf

(Vari-L è ora Sirenza Microdevices)

 
Mi sbaglio

In realtà, VCO gamma di frequenza è 1970MHz ~ 2030MHz, l'ho scritto erroneamente

 
In realtà,
la mia parametri di progettazione:

Fmax: 1970MHz
Fmin: 2030MHz
Loop BW: 3kHz
Fcomp: 50kHz
Fref: 12.8MHzVCO: 1970 - 2030MHzVCO guadagno: 15MHz / V
VCO Tuning Range:
da 4,5 V-0.5V

Ho scritto erroneamente

 
Dopo ho sostituito nuovi PLLs (LMX2326), alcuni dei sintetizzatori di frequenza è ok!ma altri sono ancora male.
la tensione di uscita di pompa di carica è PLL 0V o
5 V

 
Ho controllato il filtro loop e LMX2326
del pin con attenzione, e sono sicuro che non ci sono a circuito aperto e corto circuito.

Sono certo che il VCO è buono!

 
guardare ciò che è la frequenza VCO quando pompa di carica è PLL 0V e
5 V, quando la pompa è responsabile del VCO 0V devono pervenire a bassa frequenza (nella maggior parte dei casi), se ciò dovesse verificarsi questo Meen che si possono avere alcuni problemi di software.

 
myicejade ha scritto:

Dopo ho sostituito nuovi PLLs (LMX2326), alcuni dei sintetizzatori di frequenza è ok!
ma altri sono ancora male.

la tensione di uscita di pompa di carica è PLL 0V o 5 V
 
la ringrazio per la consulenza

filtro loop: 3600PF = C1, C2 = 22nF, C3 = 470pF, 15K = R1, R2 = 91K
anello della larghezza di banda: 2kHz

questi valori è stato abtained da EasyPLL (National Semiconductor)la questione è risolta !!!!!

Nei miei circuiti, Secondo il recommonding circuiti di LMX2326, ho parallelled uno 50Ω resistenza a GND nella produzione di TCXO LMX2326 per fornire segnale di riferimento.

Quando ho rimosso questa resistenza da 50Ω mio circuiti, la questione è stata risoltaperché?I dont know la risposta!National Semiconductor è appendice raccomandare circuiti su LMX2326
 
National Semiconductor è appendice raccomandare circuiti su LMX2326

 
url]
 
please help me!

Come posso postare i schema di circuito (BMP), su edaboard!

 
non si dà
un'occhiata al forum nazionale ...
TPIC nome:
LM2326 PLL non bloccare

hxxp: / / wwwd.national.com/national/wirelessMB.nsf/0/cc5870f0be96d8ef88256f0c000f3b4c? OpenDocument

 
Salve,

50 Ohm resistenze sono inclusi nella prova di quasi tutti i circuiti
del PLL schede.
In questo modo l'ingresso PLL è "trovato" per la prova generatore.
Tale resistenza non è necessaria per il normale uso PLL.Si deve corrispondere il tuo riferimento
generatore e VCO alle PLL ingresso_O, almeno, per assicurare al normale,
vale a dire entro determinati limiti, RF tensioni.Si tratta di una buona pratica per guidare il PLL
riferimento con una tensione di ingresso vicino al massimo specificato.

Mi auguro che,
al di sopra di aiuto.

BR,

STO

 
myicejade,
la mia è che con la resistenza di 50 ohm si carica il TCXO male, e quindi hanno un basso apporto di guida a vostra PLL, e questo rende il jitter.Normale TTL / CMOS sono veramente circuiti deve operare con impedenza di carico superiore.
Se si desidera avere una bassa impedenza di guida è necessario il tampone TCXO prima.

Glad hai un circuito di lavoro!

Salute
/ WD

 
la ringrazio molto!

Ho imparato molto dal vostro consigli, vi ringrazio ancora una volta!I Love EDAboard
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top