La prima volta in Celtic

P

pavelni

Guest
Ciao Tutti!
Sto utilizzando Cadence Celtic strumento per la prima volta, così
anch'io ho qualche (forse stupido) domande.Potrebbe aiutare me e la loro risposta.Purtroppo non ho potuto trovare qualcuno che mi può aiutare il mio lavoro

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying o molto triste" border="0" />

Grazie in anticipo!

1) Prima di tutto devo fare rumore libreria (. CDB) utilizzando make_cdb utilità.Ma non riesco a capire cosa davvero netlist devo utilizzare come input per questo strumento?Devo utilizzare netlist SPICE senza o con elemento parassita?O forse dovrei usare dspf file?
Ho provato diverse varianti e ogni volta make_cdb utilità mi ha dato risultati diversi.

2) Dopo il completamento CDB biblioteca eseguire celtiche.Che tipo di analisi devo fare?Solo l'analisi del rumore glitch o forse rumore in ritardo analisi troppo?
Purtroppo non ho BBC, così non vi è altro modo per ottenere TWF file?
Grazie ancora!

 
Potrebbe per favore qualcuno mi aiuta?Il tempo è di uscire ...

 
Non so esattamente ingressi per creare cdBs (ho usato solo, non ha creato), ma io proverò a spiegare loro per essere sicuri che si sta utilizzando in modo corretto.

Quando si esegue celtica in alto il tuo livello di progettazione, cdBs sono utilizzati per tutte le parti del disegno in cui si sta tirando in .lib / LEF file.Questo può essere std_cells, memorie, hard-o blocchi.Non è necessario creare un CDB per il livello superiore del disegno o modello per fare l'analisi a tale livello.Solo se il blocco sarà usato come un hard-block di un più ampio disegno è necessario creare un CDB.Quindi, chi utilizza il tuo hard-blocco (tirando in .lib / LEF) sarà inoltre necessario tirare in CDB.La speranza che ha un senso.

Celtic standalone può fare solo analisi glitch.Hai bisogno di più un calendario celtico strumento (pt, CTE, ets ...) per svolgere pienamente il rumore
di ritardo analisi.Se si dispone di incontro, è possibile chiamare dal tuo calendario celtico eseguire con timeDesign-si.In caso contrario, può creare un celtica "incrementale sdf" file che si è poi in carico STA strumento.Il vostro normale STA corre ora hanno rumore sul ritardo di informazione durante i tempi di analisi.Celtic non ha bisogno di un TWF per creare il file sdf, sarà l'uso infinito tempi finestre, invece (ma questo sarà più pessimisti).

 
pavelni ha scritto:

Ciao Tutti!

Sto utilizzando Cadence Celtic strumento per la prima volta, così anch'io ho qualche (forse stupido) domande.
Potrebbe aiutare me e la loro risposta.
Purtroppo non ho potuto trovare qualcuno che mi può aiutare il mio lavoro
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying o molto triste" border="0" /> Grazie in anticipo!1) Prima di tutto devo fare rumore libreria (. CDB) utilizzando make_cdb utilità.
Ma non riesco a capire cosa davvero netlist devo utilizzare come input per questo strumento?
Devo utilizzare netlist SPICE senza o con elemento parassita?
O forse dovrei usare dspf file?

Ho provato diverse varianti e ogni volta make_cdb utilità mi ha dato risultati diversi.2) Dopo il completamento CDB biblioteca eseguire celtiche.
Che tipo di analisi devo fare?
Solo l'analisi del rumore glitch o forse rumore in ritardo analisi troppo?

Purtroppo non ho BBC, così non vi è altro modo per ottenere TWF file?

Grazie ancora!
 
Grazie per le risposte!
Ma ho
un'altra domanda

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />La nostra azienda rende la memoria (RAM) e così ci offrono differenti punti di vista della nostra memoria per i clienti.Uno di questo punto di vista - è. CDB.L'ordine del giorno sono i file di input per il programma di utilità per creare make_cdb. CDB vista:
. lib dspf file e file da RC estrazione.
Se ho capito correttamente dobbiamo usare ideale netlist gerarchica della nostra memoria a creare. CDB vista della toplevel?
Ma ora usiamo parassitarie netlist per CDB creazione.E 'errore?
Thx in anticipo!

 
pavelni ha scritto:

Grazie per le risposte!

Ma ho un'altra domanda
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />
La nostra azienda rende la memoria (RAM) e così ci offrono differenti punti di vista della nostra memoria per i clienti.
Uno di questo punto di vista - è. CDB.
L'ordine del giorno sono i file di input per il programma di utilità per creare make_cdb. CDB vista:

. lib dspf file e file da RC estrazione.

Se ho capito correttamente dobbiamo usare ideale netlist gerarchica della nostra memoria a creare. CDB vista della toplevel?

Ma ora usiamo parassitarie netlist per CDB creazione.
E 'errore?

Thx in anticipo!
 
[quote = "onlymusic16"]pavelni ha scritto:

Non so se ho capito la tua domanda corrrectly.
Ho una risposta alla tua domanda?
Non esitate a chiedere.
 
Immagino che la mia domanda non è comprensibile.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />Cercherò di spiegare:level.

Vorrei utilizzare Celtic circuito per controllare il mio problema per il rumore o diafonia violazioni sul portone
livello.E 'possibile?
E se non - che strumento può essere utilizzato per fare questo, cioè di operare sulla porta del mio livello di circuito?
Spero che questo è più chiaro ...

<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neutro" border="0" />
 
pavelni ha scritto:

Immagino che la mia domanda non è comprensibile.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />
Cercherò di spiegare:

level.
Vorrei utilizzare Celtic circuito per controllare il mio problema per il rumore o diafonia violazioni sul portone
livello.
E 'possibile?

E se non - che strumento può essere utilizzato per fare questo, cioè di operare sulla porta del mio livello di circuito?

Spero che questo è più chiaro ...
<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neutro" border="0" />
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top