Jitter in SDM

[kuohsi]

Salve,
I delta sigma in simulare Hspice,
l'SNR è solo 60dB.
Come faccio a simulare il jitter in Hspice?
grazie!

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

 

[Btrend]

Jitter non contribuirà rumore di fondo significativo in tal caso SNR basso.
In real chip (per applicazioni audio), jitter (tjc_c <200ps) si degradano rumore di fondo inferiore a 6 dB.

 

[gingerjxb]

questa situazione è correlata al jitter, perché non c'è jitter creato in simulazione di transitori

la potenza del rumore jitter è PJ = A ^ 2 / 2 * (2 * pi * fb * σt) ^ 2 / M, dove σt è la deviazione standard del jitter assumendo jitter ha una distribuzione gaussiana con media pari a zero

 

[lladnar23]

C'è una parte molto bella e in "CMOS Mixed-Signal Circuit Design" di Jacob Baker che parla di come simulare jitter con Spice.Il metodo è quello di utilizzare il fondo unico di frequenza FM fonte (SFFM), quindi generare un orologio quadra da zero incroci delle SFFM.
Dovreste dare un'occhiata al libro per tutti i dettagli.

Hope this helps