Istruzioni per l'uso

[Hughes]

Se hspice simulazione si ferma da nonconvergence problema, un elenco di debug nodali tensione viene stampato.Qualsiasi uno sa come usare queste informazioni per sove nonvergence problema?

 

[tlihu]

. ic o. nodeset per fissare le condizioni iniziali di alcuni dei nodi critici.

 

[Hughes]

So che nonconvergence problema può a volte essere risolto con l'impostazione da condizioni iniziali. Ic o. Nodeset dichiarazione.Ma non so cosa condizioni iniziali shoud da impostare.In un ampio circuito, condizioni iniziali sono diffult per calcolare a mano.E 'possibile ottenere qualche indizio dal hspice
di informazioni di debug?

 

[shiowjyh]

Ho subito prima di questo, ed è stato risolto facendo i seguenti suggerimenti.
Per il tuo caso, forse si può provare
1). OPZIONE GMINDC convergere = 1 = 1.0000E-12
2) cambiare potenza mondiale come rampa di uno stato.
ex.
vx avdd 0 pwl (0ns 0V 1ns 0V 2NS 'VHI')
* vx avdd 0 dc 'VHI'
VZ VDD 0 pwl (0ns 0V 1ns 0V 2NS 'VHI')
* VZ VDD 0 dc 'VHI'

Si prega di fare riferimento anche a questo link per ottenere maggiori informazioni.

http://www.elektroda.pl/eboard/searchtopic50886-hspice.html

"timestep troppo piccole" - transitori di convergenza del problema:

Soluzione:
0.Verifica della topologia del circuito e la connettività.
Questa voce è la stessa voce nella DC 0 analisi.

1.Imposta RELTOL =. 01 in. OPZIONI dichiarazione.
Esempio:. OPZIONI RELTOL =. 01

2.Ridurre l'esattezza delle ABSTOL / VNTOL se corrente / tensione livelli permetterlo.
Esempio:.OPZIONE ABSTOL = 1N VNTOL = 1M

3.Imposta ITL4 = 500 in. OPZIONI dichiarazione.
Esempio:. OPZIONI ITL4 = 500

4.Realisticamente il tuo modello di circuito; aggiungere parasitics, soprattutto randagi / svincolo capacità.

5.Ridurre l'aumento / diminuzione dei tempi di PULSE fonti.
Esempio: VCC 1 0 PULSE 0 1 0 0 0
diventa VCC 1 0 PULSE 0 1 0 1U 1U

6.Usa la. OPZIONI RAMPTIME = xxx dichiarazione rampa fino a tutte le fonti.
Esempio:. OPZIONI RAMPTIME = 10NS

7.Aggiungi UIC (Usa condizioni iniziali) per l'. TRAN linea.
Esempio:. TRAN ,1 N 100N UIC

8.Cambiare il metodo di integrazione Gear (Vedi anche Casi particolari di seguito).
Esempio:. OPZIONI MODO = GEAR

Saluti,

 

[Hughes]

Grazie, shiowjyh.Il mio circuito è colpito da AC nonconvergence, così alcune delle soluzioni di cui sopra non sono applicabili.Ho provato quasi tutte le altre soluzioni, ma il problema non poteva essere risolto.

Il circuito è uno in tre fasi CMOS amplificatore.Se ho rotto la connessione la prima e la seconda fase,
la convergenza è OK.Poiché gli ingressi del secondo non trarre DC correnti, quindi penso che il punto di funzionamento non cambiano quando i collegamenti tra la prima e seconda fase sono rotto.Poi collegare il circuito di nuovo e l'uso ". IC" dichiarazione di fissare le condizioni iniziali di questi due nodi (input della seconda fase), utilizzando i valori ottenuto dalla precedente simulazione.Che cosa pensa la mia soluzione?C'è qualcosa di sbagliato?Grazie.

 

[shiowjyh]

Lei mi ha picchiato, Hughes!
Io non sono sicuro di quello che si esce facendo è giusto, ma non vi è molti modi per fare l'analisi ac.
Ci deve essere una nuova domanda viene fuori, il mio ac analisi facendo giusto?Ho sempre avuto due diverse dc margine di guadagno
e di fase utilizzando due metodi.
Per AC convergenza problema, ho trovato un argomento che potrebbe essere di interesse.
Si prega di fare riferimento al seguente link, e che vale la pena vedere o no!

http://www.edacafe.com/books/SpiceHandBook/03_chapter02-05.php

Saluti,

 

[Humungus]

che tipo di amplificatore?3 stadi, sì, ma single ended o diferential di ingresso?

Che cosa prevede il guadagno?

cambiare i parametri in lire. opzione di lasciare il simulatore di rendere più cicli di iterazione.

La simulazione si ferma durante l'effettivo AC sweep o durante il precedente punto pregiudizi determinazione?

Avete una. OP dichiarazione?

Prova anche in GRAMP. Opzione

Per ottenere le condizioni iniziali, fare una analisi e di uso transitorio. SAVE a a tempo determinato.L'uso. CARICO per inizializzare il circuito a (o quasi) il suo punto di funzionamento.

 

[Hughes]

Grazie.Il mio è un tre-fase differenziale ingresso-uscita unico scopo generale op amp.Il guadagno è previsto 130dB o più, l'unità di guadagno-larghezza di banda ~ 5MHz.

Il problema si verifica durante nonconvergence operativo punto di calcolo.Esso contiene una. OP dichiarazione.Mi è difficile convergenza in loop aperto.Nonconergence Il problema è stato risolto quando l'op amp è stato in un circuito chiuso applicazione (1000x amplificatore).Ma non so se l'open-loop characteritics possono essere derivate da circuito chiuso caratteristiche.

Grazie angain.Vorrei provare il tuo raccomanda un secondo momento.Io posto la soluzione nonconvergence se il problema è risolto.

 

[div]

La convergenza non è un problema di mal di testa, io sono d'accordo.
Vi è troppa la possibilità di cause.

 

[yaxazaa]

Credo di poter aggiungere qualcosa al suo interno. Itol magari l'opzione in modo che il noncovergent fermata uno ad uno per quello di cui avete bisogno per fissare.verificare con hspice manuale

 

[markty]

In generale, ho fatto una simulazione di primo passaggio.
Quindi salvare il funzionamento punto valore quando l'amplificatore è in amplificando.
Usa. Ic a carico di tali valori iniziali.
In ultimo,
non posso eseguire l'analisi AC.

Ma se il circuito è ancora alcuna convergenza, e può cambiare gmindc valore 1e-10 1e-9 o addirittura 1e-8 ...

Speriamo che questo può essere d'aiuto.

 

[andy2000a]

un libro,
all'interno di spezie, è possibile la lettura ..

e l'uso pwl alimentazione o il cambiamento di tempo passo anche in grado di risolvere. tran ..
non convergenza ..

dal modo in cui, alcuni. opzione di comando può convergenza ma forse hanno
falso rapporto di simulazione

 

[xuel]

markty è giusto!