S
staraimm
Guest
Ha incontrato a tutti la situazione:
Ho usato la Spartan-3 chip FPGA e core tubo da società di Xilinx a realizzare il mio progetto.Nel disegno, ho scritto un controller di interrupt in base alla documentazione di base logica PIPE.
Il fatto è che se l'interrupt frequenza richiesta è bassa, il controller di interrupt può lavorare bene.Ma se la frequenza è molto alta, sembra che la CPU non può ricevere l'interrupt dal controller di interrupt.
Penso che il controller è morto.
Qualcuno mi dia un suggerimento?
Ho usato la Spartan-3 chip FPGA e core tubo da società di Xilinx a realizzare il mio progetto.Nel disegno, ho scritto un controller di interrupt in base alla documentazione di base logica PIPE.
Il fatto è che se l'interrupt frequenza richiesta è bassa, il controller di interrupt può lavorare bene.Ma se la frequenza è molto alta, sembra che la CPU non può ricevere l'interrupt dal controller di interrupt.
Penso che il controller è morto.
Qualcuno mi dia un suggerimento?