Interrogazione Il test di delta-sigma FN PLL

[bigworm]

Ho incontrato il problema della verifica di FN PLL con 3order mash-delta sigma.
la clk per delta-sigma modulatore è 13MHz, che è la stessa frequenza con la frequenza di riferimento per PFD.quando la misura dello spettro con SA,
Ho trovato che sembra essere un numero intero N-PLL.
quando ho impostato una frazione 144,6, VCO dà solo 144 * 13 = 1872M.why?
I thoutht va 144,6 * 13 = 1879.8M

questo problema non risultano dalle 13M clk del delta-sigma, PLL, poiché non può essere bloccato in circa 70ns (1/13M), e il rapporto cambia ogni divisore 70ns?

Bisogno del vostro aiuto

 

[tlihu]

Plz verificare se vi è un riferimento per la deviazione di clock da 13MHz nominale,
vale a dire, 12.xxx o 13.xxx.

 

[niklas.zhu]

non si dovrebbe usare come riferimento la frequenza clk per modulatore delta-sigma
pls utilizzare la divisa per la frequenza che clk

 

[bigworm]

sì, la clk per modulatore è divisa VCO segnali
ma sembra che il modulatore non funziona
sai perché?
e se modulatore (mashup) è al lavoro,
come dovrebbe essere in SA?

grazie

 

[Orley]

Ci sono due problemi con il tuo FN.Uno è il modulatore sigma-delta a volte è sbagliato, perché il suo circuito chiuso si intende qualcosa di sbagliato con il mio parere.L'altro è il vostro divisorio non può funzionare perfettamente, in particolare nel deglutire e contrastare programma e contrastare prescaler.

Con i migliori saluti!

 

[bigworm]

Grazie per la risposta.
Ho ancora molto perplesso.
se modulatore sigma-delta, non funziona bene, posso ottenere un altro media divisione rapporto diverso da quello previsto uno.ma in realtà, il PLL non può bloccare in frazionale frequenza.
Lei è d'accordo con questo?
come per il contatore, ho abbastanza d'accordo con lei.se il contatore funziona a volte eccessivamente, PLL può perdere lo status di LOCK.
potete darmi qualche ulteriore consiglio?