interconnessioni seriali e parallele

M

master_picengineer

Guest
Ciao a tutti,
Ho bisogno di male le vostre risposte!

Parallelo di interconnessione è elevata larghezza di banda e prende una zona di smal su silicio però soffre di effictiveness con formati di caratteristica contrazione a causa di interferenze e fenomeni crostalk.Inoltre, vi è un importo aggiuntivo di potenza consumata a causa di capacità di accoppiamento.
Questo è il motivo di serie interconnessione ad alta velocità sono preferiti al giorno d'oggi.Tuttavia, questa soluzione è difficile nella sua attuazione e consuma una notevole area su silicio dal serialiser, deserializzatore, PLL, il ripristino del clock e codificatore / decodificatore sono necessari.

Come fare un comparaison completo (per mostrare quando è meglio) tra seriale e parallela interconnessioni tenendo conto dei vincoli di potere tutto, superficie, di larghezza di banda e il numero di interconnessioni in parallelo?

Si prega di elaborare le vostre risposte.

Grazie per il vostro sforzo.

Saluti.

 
Caro Amico,

come andiamo a fare il collegamento in parallelo significa che stiamo andando ad aumentare la larghezza

mentre se andiamo in serie aumentare gli aumenti di lunghezza.

come da disegno CMOS possiamo continuare a aumentare la larghezza, ma non la lunghezza

Quindi preferiamo connessioni parallele

phutane

 
Ciao,
Sì.Questo è vero se si abord il problema superfecially.Voi sapete che SoC diventa più semplice e complessa e che comprende gli IP di più e più che comunicano tra di loro.Routing fili diventano molto più complesse in SoC effettivi e di interconnessione Serial è la soluzione proposta per risolvere il problema.Inoltre, di serie interconnette risolvere i nuovi problemi indotti dalla contrazione in parallelo interconnette come diafonia, elettromigrazione, interferenza e così via.

 
diverso da diafonia e problema del rumore di porta parallela, penso che l'interconnessione in parallelo richiede più pastiglie (piuttosto ovvio) che rende più difficile incollaggio.E alcuni di silicio semplicemente non vogliono avere molte pastiglie così.Vuole solo il numero minimo di pattini in modo da renderlo più piccolo e core-limitata.Anche se abbiamo tutto l'uso della stampante MFP, è ancora importante per ridurre il numero di pastiglie ...

N. ttl in / output è la migliore in termini di numero di pastiglie ...

 
Grazie fpga_asic_designer,
Può spiegare che cosa è MFP.Potresti rispondere alla mia prima domanda ho bisogno male di una risposta.

Di nuovo grazie.

 
MFP è pad multi-funzionale.progettazione di condividere diverse funzioni con un singolo pad.Devono definire bene in spec.

Mi dispiace, non conosco la risposta direttamente alla tua domanda.

Fate attenzione!

master_picengineer ha scritto:

Grazie fpga_asic_designer,

Può spiegare che cosa è MFP.
Potresti rispondere alla mia prima domanda ho bisogno male di una risposta.Grazie ancora.
 

Welcome to EDABoard.com

Sponsor

Back
Top