IEEE 1596 - LVDS

A

avt

Guest
Salve,

standard IEEE 1596 le richieste di 40 a 140 ohm uscita single ended impedannce del TX parte.

Mi chiedo come ciò possa essere fatto con un pmos (da VDD) e una sorgente di corrente nmos (a GND) nel driver struttura?

 
ok - I anticipare che è abbastanza chiaro - ciò che una cessazione resitance significa - e che, in caso di standard IEEE1596 dovrebbe essere compreso tra 40 a 140 ohm per una singola linea di 50 ohm - si può discutere se questo è necessario.

Il mio problema è ora che il driver LVDS attuale è costituito da due fonti che guidare una corrente attraverso un differenziale di terminazione resitance sul lato RX.
Dovrebbe essere evidente che il PMOS e la NMOS che forma l'attuale fonti sta lavorando in saturazione - così l'interno resitance (Supponiamo che è gd per i piccoli segnali) della sorgente di corrente è molto alto - 10k a 100k diversi ohm.Questa topologia della LVDS conducente d'altra parte non consente semplicemente "shunt" terminazione a "VDD" / "GND" di 40 a 140 ohm - non vi è alcuna possibilità di ridurre il gd della sorgente di corrente MOSFET in saturazione di questo valore. ..

Quindi, vorrei proprio sapere - come il heck fare i ragazzi da IEEE chiedere 40-140 ohm come una cessazione?(quando si desidera una modalità di approccio attuale?)Aggiunto dopo 20 secondi:abbastanza chiaro?Aggiunto dopo 16 minuti:Inoltre un altro solo per la comprensione - senza la richiesta di una sola linea di terminazione ci sarà riflessione coefficienti di quasi il 100% su entrambi i lati (il ricevitore e il trasmettitore lato - non così bene - non è vero?

 
Se la resistenza di 100 ohm di terminazione su RX lato corrisponde al canale LVDS impedenza, quindi non vi è alcuna riflessione da parte RX.Ma se così non fosse, allora ci sarà 2a riflessione sul TX lato, e questa riflessione 2. Tornerà a RX.Così, per alcuni collegamenti ad alta velocità del trasmettitore LVDS (> 1Gbps), il lato TX fare applicare la risoluzione 100 ohm differenziale per ridurre la resistenza 2. Riflessione.Ma la penalità è che si hanno a guidare più attuali per lo stesso swing.

 
yeah-ma questo
è tutto a destra - ma i ragazzi da IEEE chiedere singl-ended (!!!) terminazione - (quindi non solo per la risoluzione dei segnali differenziali) - anche per il comune-mode-segnali ...

e poi si ottiene in termini reali dei problemi - non si

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

?

 
OK.
Se si vuole fare l'unico fine di terminazione su TX lato.Uno dei metodi è quello di usare la fonte seguace sul lato di guida, e con l'altro lato è possibile utilizzare il passaggio resistenza.Al fine di controllare l'impedenza, è necessario progettare un qualche tipo di monitoraggio ckt sul lato di guida in modo che l'interruttore ON resistenza e può essere controllato, e allo stesso tempo questo ckt di monitoraggio in grado di controllare l'uscita di modo comune di tensione, anche.

 
La norma specifica IEEE verry chiaro come verificare questi valori.I dont che vi è un problema.

 
sì IEEE stabilisce alcune misure di sperimentazione - a venire, ma - hanno un 33nF carico per il collaudo

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

- Se si lascia vedere un tale carico attivo feedback circuito - si detoriate il modo in cui funziona il feedback, tanto che è veramente nulla di ciò che è di alcuna utilità ...

 
Ciao,

ovviamente, la maggior parte dei costruttori si riferiscono a VIA-644A IEEE 1596 anziché nel LVDS disciplinare.Se ho capito bene, che non necessariamente condividono l'idea di IEEE 40 - 140 single ended RO, o non sai cosa VIA 644 richieste in questo repect?

Altri parametri,
in particolare la specificazione della produzione stretto offset e minima e massima tensione differenziale sembra sostanzialmente identico.

Saluti,
Frank

 
Hallo Frank,

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />sì che
la corretta - ho trovato nulla di simile in TIA 644.In ogni caso che sia anche abbastanza sorprendente per me, perché se quasi ogni comune modalità di cessazione
del segnale è sufficiente fare affidamento sulle smorzamento della linea per disturbi.

Nel frattempo ho capito che è possibile utilizzare per l'applicazione del mondo reale molto successo per disturbi fino a 100 MHz, il comune-mode-circuito di feedback, se si applica alla parte inferiore e superiore sorgente di corrente in modo da ottenere qualcosa di simile ad una struttura simmetrica OTA - Brach con una produzione che è degenerata da resistenze (che genererà un ulteriore polo - ma questo è dovuto alla bassa impedenza di molto gli interruttori ad alta frequenza).In questo modo è possibile adpat il modo comune
di terminazione di resistenza verso l'auspicato 50 ohm (20 ms) dal gm di ingresso-transistor del circuito di feedback OTA simmetrico.

Furtheron ho usato resistenze interne per TX-lato segnale differenziale di terminazione - in questo modo sono stato in grado di suddividere la bassa resistenza 100 ohm resistore di terminazione differenziale in due parti, al fine di "individuare" il modo comune per il segnale di feedback.Come è necessario comunque un limite di indennizzo per il feedback circuito è anche possibile utilizzare questo per avere un tetto di terminazione per i segnali di frequenza superiore (nel mio caso circa 250 MHz), come il cappuccio diventa piuttosto bassa impedenza per segnali commonmode in questa gamma di frequenza in modo che si per ottenere questo intervallo desiderato 50 ohm risoluzione comune
in modalità solo con un mosfet condensatore.

In questo modo sono stato in grado di realizzare alcune -10 dB di attenuazione per la riflessione di comune-mode-segnali da "dc" beyound modo armonico il primo dei miei dati segnale differenziale.Superiore a quello (500 MHz) nel mio caso la pelle effetto dielettrica e perdite della linea usare il loro lavoro al fine di umidità comune modalità interferenze sufficientemente ...

Questo
è il mio modo di farlo adesso - ha yome il tempo di arrivare - e forse non è il modo migliore di uno o un altro rispetto (sì, il differenziale di terminazione TX-lato trae supplementari attuale - e questo non rende il mosfet -switch più piccoli - e, naturalmente, da questo input-capacità di interruttori - e per questo la quantità di potenza di cui avete bisogno per il predriver) - così vorrei sapere se sapete il modo migliore

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

Aggiunto dopo 18 minuti:Un ulteriore osservazione - ho ancora un problema con il passaggio.

A mio LVDS TX utilizzare come switch per i due dispositivi pmos passa alto e il basso per due nmos dispositivi.La ragione per scegliere questa configurazione e non quattro dispositivi nmos è che mi sono imbattuto in difficoltà perché non ho ben triplice processo e in questo modo il bodyeffect e cambiare nel corso del V-angoli creato un po 'fastidioso overswinging nel peggiore velocità (lenta / lento) angoli.Il motivo è che IMO dal V-e gamma-cambiamento si ottiene diversi tempi di commutazione e di Ron nel corso del tempo e con questo mi permetto di più o meno l'unità crcuit breve deviazione verso il basso durante il passaggio.Non sono riuscito a risolvere questo behaviuor su tutti gli angoli senza pesanti inclinata in altri angoli ...
(sì ho cercato di avere una sovrapposizione di segnali di input e per i due switch)

Il pmos / IMO nmos configurazione è meglio a questo proposito - come lei ha qualcosa come due opposte diffpairs dopo tutto ...
Ma anche con questa configurazione ho ancora alcuni problemi con asimmetrici luogo e la caduta volte ...
È interessante ottenere i migliori risultati quando ho solo del processo di "interruttori" in saturazione e non in subthreshold / off e viceversa lineare statali.Questo è più o meno come questo understandabe è simile al modo in cui una "vera" LMC-tampone e si lavora anche il suo comportamento commutazione rapida.
Lo svantaggio è che, ovviamente oltre Pvt-angoli questo degenera a causa di alcune perdite in "off"-transistor l'ampiezza del segnale differenziale - qualcosa che non si devono affrontare quando si guida con il passaggio in profondità nel mosfest lineare / subtreshold regione.
Un altro vantaggio è che mi sembra che posso usare dispositivi molto piccoli - in modo che io possa risparmiare un po 'nel mio potere predriver circuito - comunque la predriver per questo modo di "governo" il conducente non permette di avere un inverter predriver perché avete bisogno di un livello di ampiezza limitata spostato segnale di ingresso-uscita per il conducente.
Questo viene fatto nel mio circuito da un tampone con LMC-comune-mode-spostamento-resitor e alcuni Pvt-compenstion - al fine di disporre di un livello fisso
di spostamento e di uscita di ampiezza.Ma ciò che resta difficile è che dovete andare da un CMOS (da 0 a 3.3V) dati di input
del segnale per la LMC-tampone livello senza generare distorsioni e due molto inclinata perché nella mia biblioteca digitale non ci sono serrature e LMC flipflops

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

...

Forse si potrebbe dire che alcuni dei problemi che ho avuto non sono un problema per la 100 o 200 MBit LVDS - driver corretto - ma se si va a 500/622 Mbit e soprattutto - e devono far fronte alle slewrates simmetrica fino a 500MV / s in modo da ottenere 300ps risetime con 100ps disallineamento nella gamma di oltre
Pvt. almeno credo - si tratta di questioni ...

Se avete commenti - farmi un favore e dopo la loro

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />
 
Ciao,

la ringrazio per la risposta dettagliata.Personalmente io non
sono impegnati con IC design,
vedo il problema da una prospettiva IC utente.Penso anche, che il driver di chip dedicati LVDS sono per la maggior parte utilizzando il disegno simmetrico attuale fonte comune con modalità feedback amp.

Con un Altera Stratix II LVDS conducente, ho potuto osservare un elevato differenziale di impedenza di uscita (> 1000 ohm) e l'effetto di un circuito di mantenere attiva la modalità di tensione comune in caso di carico asimmetrica con circa 5 ns costante di tempo.Da diversi uscita differenziale sia uscita con gli Stati, il feedback del circuito sembra essere asimmetrico, apparentemente il controllo della sorgente di corrente inferiore solo.

E 'evidente, che la scheda non specifica modalità di proprietà comune execpt standard TIA 644 parametri offset e di un delta di tensione residua.

Penso che, il più importante effetto di un vero e proprio driver di uscita impedenza richiesto da IEEE 1596 in contrasto con la solita corrente acceso attuazione sarebbe smorzamento del segnale differenziale riflette.Questo potrebbe essere realizzati meglio con un differenziale di terminazione parallelo come è in genere utilizzato con gigabit seriale standard.

In questo confronto, il design sembra appartenere alla classe gigabit ad alte prestazioni.Credo tuttavia che, per un FPGA con sopra LVDS 100 conducenti, il consumo di energia è probabilmente più importante della domanda di un minore possibile il miglioramento della qualità del segnale differenziale con conducente di terminazione.Così @ ltera (e probabilmente altri produttori) riserva conducente di terminazione per transceiver gigabit.

Saluti,
Frank

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top