T
terranpro
Guest
Ciao,
Sono uno studente di lavoro attraverso un corso introduttivo VLSI a mia università utilizzando la versione beta NCSU 1,6 PDK.La serie divaEXT.rul utilizza NCSU_Analog_Parts incluso kit per estrarre le informazioni sul layout del mio per la simulazione e questo kit non dispone di informazioni per hspiceD.Noi utilizziamo una soluzione (hspiceS) e quindi modificare manualmente il generati netlist che è un orribile h (a) ck.
Ho trovato un altro che biblioteca, analogLib, sotto dfII / etc / artista / ...mi permette di simulare lo schema a livello con hspiceD attraverso ADE L. Ma, non so come fare lo schema di estrazione usa anche le parti in analogLib.
Per favore qualcuno potrebbe raccomandare alternative per me?Non sono sicuro se analogLib è anche la soluzione ideale per il mio caso.Inoltre, preferisco utilizzare hspiceD piuttosto che imparare o UltraSim spettro.
Gradirei qualsiasi tipo di assistenza!
- Brian
Sono uno studente di lavoro attraverso un corso introduttivo VLSI a mia università utilizzando la versione beta NCSU 1,6 PDK.La serie divaEXT.rul utilizza NCSU_Analog_Parts incluso kit per estrarre le informazioni sul layout del mio per la simulazione e questo kit non dispone di informazioni per hspiceD.Noi utilizziamo una soluzione (hspiceS) e quindi modificare manualmente il generati netlist che è un orribile h (a) ck.
Ho trovato un altro che biblioteca, analogLib, sotto dfII / etc / artista / ...mi permette di simulare lo schema a livello con hspiceD attraverso ADE L. Ma, non so come fare lo schema di estrazione usa anche le parti in analogLib.
Per favore qualcuno potrebbe raccomandare alternative per me?Non sono sicuro se analogLib è anche la soluzione ideale per il mio caso.Inoltre, preferisco utilizzare hspiceD piuttosto che imparare o UltraSim spettro.
Gradirei qualsiasi tipo di assistenza!
- Brian