Ho usato reset asincrono nel mio disegno, e ora trovato ...

[sunms]

Ho usato reset asincrono nel mio disegno, e ora si trovano in la prova che il chip non ha un lavoro stabile.

Perché il chip è di circa 5 milioni di porte, quindi non si applicano reset sincrono nel mio progetto.

Ma ora nel test di sistema, non c'è bisogno che io ho per ripristinare il flusso di dati che collega ad un altro chip.E la produzione del chip sarà nel caos.

Così chiunque può dirmi come evitare questo nel progetto futuro.Si riferiscono soltanto a ripristinare sincrono non è nemmeno un buon modo, perché comprenderà molte logiche additionl.

 

[eda_wiz]

Sincronizzare il reset esterno asincroni, con un circuito Synchroniser.Inoltre si può utilizzare Asynchrous affermare metodologia deassert sincrono.

"Solo riferimento per reimpostare sincrono non è nemmeno un buon modo, perché comprenderà molte logiche additionl".

In realtà synchrnous Reset Flipflop consuma meno spazio rispetto asynchrnous FFs reset.Acquista il tuo foglio di dati biblioteca

saluti
Last edited by eda_wiz del 06 Apr 2006 15:09, modificato 1 volta in totale

 

[jarodz]

È il FF sincroni reset che si intende FF senza pin di reset?
Che io sappia, FF reset sincrono è costituito da una FF senza pin di reset e un MUX.
Quindi l'area di sincronizzazione FF reset è più grande di async FF reset.

In un progetto, alcuni di FFS possono essere senza reset.

Saluti,
Jarod

 

[Quake]

whizkid è giusto.Questo problema può essere sovled utilizzando
sia sincronizzazione e reset asyn per le diverse parti?In tempo reale
attuazione è questo ok?e in che tipo di parte dovrebbe utilizzare la sincronizzazione e in che tipo di circostanza
dovrebbe usd async nel design realizzato?
grazie.

 

[Tut]

Utilizzare al meglio di entrambi i mondi ..Uso RESET SYNCHRONIZER

http://www.sunburst-design.com/papers/CummingsSNUG2003Boston_Resets.pdf
ti aiuterà ..

 

[eda_wiz]

jarodz ha scritto:

È il FF sincroni reset che si intende FF senza pin di reset?

Che io sappia, FF reset sincrono è costituito da una FF senza pin di reset e un MUX.

Quindi l'area di sincronizzazione FF reset è più grande di async FF reset.In un progetto, alcuni di FFS possono essere senza reset.Saluti,

Jarod

 

[kctang]

Un altro modo si può pensare è quello di utilizzare uno Schmitt-pad ingresso trigger con pullup (Active-Low reset, 5 ~ 10kohm).Ciò può ridurre le probabilità che il rumore a bordo livello iniettato nel pin di reset.

 

[sandusty]

Per un chip di dimensioni tali (5M porte), utilizzando un segnale di reset incontrollabile, si sta generando un grosso buco di DFT.

Avete ogni pensiero della massa, problemi di produzione?

 

[Quake]

hi, sandusty
Potrebbe spiegare più?

 

[sandusty]

Per le questioni DFT, si prega di mantenere la async.reset per tutti i flop.Tuttavia, si desidera utilizzare ckts sincronizzazione dal punto preciso input di ri-sincronizzare l'async.reset-singal da un altro chip.

Attualmente la scansione strumenti di inserimento in grado di risolvere il problema di reset sincronizzazione dal gating il reset del segnale generato nel chip.Ma per la ragione safity, vorremmo mantenere tutti i reset flop nel metodo async.

 

[william_qiu]

sandusty ha scritto:

Per le questioni DFT, si prega di mantenere la async.
reset per tutti i flop.
Tuttavia, si desidera utilizzare ckts sincronizzazione dal punto preciso input di ri-sincronizzare l'async.
reset-singal da un altro chip.Attualmente la scansione strumenti di inserimento in grado di risolvere il problema di reset sincronizzazione dal gating il reset del segnale generato nel chip.
Ma per la ragione safity, vorremmo mantenere tutti i reset flop nel metodo async.

 

[wangkl]

Credo che la sua non è una semplice questione di reset in gate-level.

Quando vi siete due o più chip nel vostro sistema, u'd meglio a prendere in considerazione i casi di più.
Saranno questi chip affermare reset e rilasciare allo stesso tempo?
Potrebbe essere pemitted che un chip potrebbe essere resettato mentre un altro chip è ancora in esecuzione?
Esiste un protocollo di livello fisico / stretta di mano tra i due chip?
Se il valore di reset e reset statemachine essere corretta e rendere l'interfaccia dei segnali non violare il protocollo / stretta di mano?

 

[mic_huhu]

Penso che devono essere manipolati in codice di RTL.

 

[jjww110]

Credo reset sincrono è un modo migliore

 

[wkong_zhu]

reset sincrono è un problema che si può lavorare quando non c'è l'orologio, quindi se si desidera reimpostare il chip prima prevede clock PLL, è necessario utilizzare reset asincrono.
POR è reset asincrono.

 

[lionchen]

comune u problema asyn design incontrato.
libri di testo in più offre esempi, e la u può fare riferimento al deepchip per la discussione async reset, buona fortuna

 

[Kulprashant]

salve,
è possibile utilizzare sincronizzatore circuito o di procedura di handshake.

per quanto riguarda,
kul.

 

[Vivek]

jarodz ha scritto:

È il FF sincroni reset che si intende FF senza pin di reset?

Che io sappia, FF reset sincrono è costituito da una FF senza pin di reset e un MUX.

Quindi l'area di sincronizzazione FF reset è più grande di async FF reset.

 

[darylz]

si può spiegare di più su ciò che difficoltà si incontrano?

 

[power-twq]

puoi provare seguendo il metodo (pdf di ricerca da Google), è molto intelligente.

CummingsSNUG2003Boston_Resets.pdf

sunms ha scritto:

Ho usato reset asincrono nel mio disegno, e ora si trovano in la prova che il chip non ha un lavoro stabile.Perché il chip è di circa 5 milioni di porte, quindi non si applicano reset sincrono nel mio progetto.Ma ora nel test di sistema, non c'è bisogno che io ho per ripristinare il flusso di dati che collega ad un altro chip.
E la produzione del chip sarà nel caos.Così chiunque può dirmi come evitare questo nel progetto futuro.
Si riferiscono soltanto a ripristinare sincrono non è nemmeno un buon modo, perché comprenderà molte logiche additionl.