help needed: Avviso per quanto riguarda CARRY_SUM

C

cdcll

Guest
Ho avvertenze seguire (Qu (a) rtus), vorrei sapere se e come questi avvertimenti influenzerà il mio disegno, e come porvi rimedio?o forse mi può ignorarli?

1.Attenzione: Ignored 13 CARRY_SUM primitive
2.Attenzione: Ignored 2 CARRY_SUM primitive - non può mettere in fan-logica logica singola cella
3.Warning:
Cannot luogo di alimentazione CARRY_SUM logica primitiva 74163:2 | f74163: sotto | 140 ~ 0 nella logica singola cella
4.Attenzione: Ignored 2 CARRY_SUM primitive - logica cella richiede più ingressi di quello che può contenere

Grazie in anticipo.

 
Grazie per la vostra risposta rapida.
Io non sono così chiare con vincoli, io uso tutte le impostazioni predefinite, potrebbe dirmi se posso modificare l'impostazione massima fanout vincoli liberamente?e come impostare i tempi vincoli?

 
Salve,
I lavori per la maggior parte Xilinx, ma il problema mi sono reso conto che può essere fanout.In Xilinx utente vi è un vincolo di file nel quale tutti i vincoli sono definire.Io cercherò di @ ltera e, se possibile, vorrei PM domani.
nel frattempo si può trovare nella documentazione più max.
BRMadhukar

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top