Help me! (Design di 10 bit DAC)

L

liccAMS

Guest
Ciao amici

ora dovrebbe progettazione di bit DAC 10 con 2.5V process.Power e rumore sono le cose più importanti che dobbiamo conside.INL, DNL inferiore a 1 LSB
Se usiamo la struttura di R-2R, il disadattamento e la potenza ci può limitare a fissare il requisito.
Potete darmi qualche consiglio su cosa dovrei usare l'architettura.sperando che il tuo replay
grazie in advace

 
essa Depond sul tuo velocità, potenza.
architettura di molti è possibile utilizzare.
Tensione di ponderazione, ponderazione attuale, carica di ponderazione, pendenza unica, pendenza durale e così via

 
Qual è la velocità / applicazione del DAC?

Ciao sunking,

Data l'esigenza di 10bit DAC con meno di 1 LSB in INL e DNL,
Quali sono i fattori che determinano l'architettura del DAC?
potreste consigliare alcuni riferimenti / documenti per le tecniche che hai descritto?

 
Penso che il libro-CMOS convertitori di dati PER LE COMUNICAZIONI può aiutarlo!si scarica questo libro in edaboard.spero che ti può aiutare.

 
paulux hi:

la velocità è di circa 1MSPS
utilizzati per AFC, APC di banda base analogica

qualcuno può aiutarmi a ottenere alcuni documenti relativi? thnx!

 

Welcome to EDABoard.com

Sponsor

Back
Top