Guida reg file di download per FPGA

[Dhans]

salve

Sto usando VirtexII dispositivo FPGA.
Mi è stato scaricato il mio bit file utilizzando Boundary scan (cavo MULTILINX thrugh-JTAG)
Sono sempre di errore ricevendo come

Bitstream 98: Ci sono differenze # #.
Impatto # 39: Ci sono differenze # #.

Non so come porvi rimedio.
Quali sono i file da scaricare?
ciò che è di neccesity. MCS file.

Help me.

 

[Cippalippa]

Ciao,

Il file di flusso di bit è il bit.
Se si scarica il bitstream con Jtag via cavo, è necessario impostare JTAG Orologio in opzione di avvio nel menu Proprietà Process (Processo -> Proprietà -> Opzioni di avvio), le impostazioni di default è CCLK.
Il file. MCS è il flusso di bit per essere caricato in una memoria esterna di configurazione flash.
Mi auguro che vi aiuterà.
Saluti

 

[Dhans]

salve

Ho creato il bit. file.actually dont desidera scaricare il file su memoria flash.
ma io sono errore ricevendo come

Bitstream 98: Ci sono differenze # #
impatto 395: non ci sono differenze # #.

Il programma non è riuscito.Ho cercato molte fonti nel net.But i culn't trovare nulla.
Sarebbe grato, se u help me.

Saluti,
Dhans

 

[ilikebbs]

Credo che il problema insorgono a causa dell 'errore CRC.Si prega di utilizzare cable_iv cavo per il download da Xilinx.