Guida per un PAL

[BGA]

Sto cercando la eqautions di un PAL16R8 utilizzato in un vecchio progetto.Ho bisogno di aiuto perché non ho mai usato pal.
Le equazioni sono:

Pin 1 a 10:

CLK ENININT DRIN15 DRIN14 CHANGE0 Change1 PULLUP NC NC GND

Pins 11 a 20:

OE / O1 / O2 / O3 O4 / SETCHANGE NC / O7 / ININT VCC

Equazioni:

O1: = O2 DRIN14: = O1 O3: = O4 DRIN15: = O3

SETCHANGE: = O1 * / O2 / O1 * O2 O3 * / O4 O4 * / O3
CHANGE0 Change1 / PULLUP

O7: = ENININT

ININT: = O7 * (O1 * / O2 O2 * / O1 O3 * / O4 O4 * / O3
CHANGE0 Change1 / PULLUP)

Guardando le equazioni sembra che:

l'output / SETCHANGE è la negazione di (CHANGE0 O Change1 O PULLUP)

e l'output / ININT è la negazione di ENININT E (CHANGE0 O Change1 O PULLUP).

È corretto?

Se sì, perché il progettista utilizza nelle equazioni O1 segnali * / O2 O2 * / O1, ecc, ecc, che si traduce in una logica sempre 1 (O1 e O2 sono ugual).

Grazie in anticipo.

 

[eltonjohn]

N. ..Non capisco quando si pronuncia il:
l'output / SETCHANGE è la negazione di (CHANGE0 O Change1 O PULLUP) ..Che cosa fare con gli altri termini.Se si utilizza il teorema di De Morgan non sarà a semplificare ciò che dici è una equazione molto più complicato.
e l'espressione può contenere più di 8 Pterms ..Così con gli amici e, in generale, con la logica programmabile.Hai la possibilità di invertire l'uscita. Quindi a volte è meglio scegliere l'equazione che contiene termini meno e poi invertito sul pin di uscita, altrimenti non può essere contenuto l'architettura PAL ..o le risorse in vita e il potere!

si può fare questo / A equazione = quando si Shure che questo può servire a semplificare i conti meno ..
In ogni caso è molto semplice per verificare se si semplifica a quello che hai detto

Fare questo

Dichiaro
Pins 11 a 20:

OE / O1 / O2 / O3 / SETCHANGE O4 NC / O7 ININT VCC
(No bar qui)

/ ININT: = O7 * (O1 * / O2 O2 * / O1 O3 * / O4 O4 * / O3
CHANGE0 Change1 / PULLUP)

/ SETCHANGE: = O1 * / O2 / O1 * O2 O3 * / O4 O4 * / O3
CHANGE0 Change1 / PULLUP
(bar qui)

termini di prodotto su un Pal sono al massimo 8 termini (8 ingressi di porte AND)
Qui si hanno 12 ingressi quindi se si utilizza DeMorgan ..si potrebbe finire con
Pterms che contengono più di 8 ingressi .. non in forma!
Expresso, che è l'algoritmo utilizzato per semplificare cercherà di ridurre queste equazioni, e se non si lamenta le mie scuse per aver parlato troppo forte!
Ma io sono affriaif che sarà ..let me know!

 

[BGA]

Il mio problema è solo di comprendere la funzione del PAL per quanto riguarda l'uscita due:
/ SETCHANGE
/ ININT

Io non so nulla di Pal ....Devo riprodurre la funzione in un FPGA.
Il problema è che io non capisco come le due uscite dipendono dagli ingressi.

Se si vede:

O1 = O2
O3 = O4
così, O1 * / O2 (penso che sembra: O1 e (NON O2) ... è giusto?), quando O1 è uguale a O2 è un'espressione che è sempre falsa (0).È corretto?

 

[eltonjohn]

NO !!!!!!!!!!!!!!!!!!!
Non hai questo!

O1 = O2
O3 = O4

quello che hai è PRESENTE

O1: = DRIN14
O2: = O1
O3: = DRIN15
O4: = O3

: = Registrati di Logic IMPLICA UN
D FLIP FLOP
Last edited by eltonjohn il 10 Agosto, 2004 2:12, modificato 2 volte in totale

 

[Big Boy]

Ciò è probabilmente perché i segnali sono registrati.PALxxRxx, Meen la 'R' che il dispositivo è registri (flip-flop) in uscita.Ad esempio:

O1: = DRIN14
O2: = O1
O3: = DRIN15
O4: = O3

Dopo la CLK è dato un vantaggio sensibilizzazione, O1 sarà uguale a quello che era in DRIN14.O2 sarà uguale a quello che era precedentemente in O1 (così, la vecchia O1 ottenere spostato in O2, e O1 è ora quello che era in DRIN14).Simile per O3 e O4.

Un equivalente in Verilog sarebbe

Codice:sempre @ (posedge CLK)

iniziare

O1 <= DRIN14;

O2 <= O1;

O3 <= DRIN15;

O4 <= O3;

fine

 

[BGA]

OK ...ora capisco.
Thanks you very much.

Mi scusi ....ma non so nulla di pal e non sapeva che il segnale sono registrati.