Guida necessari per la progettazione di BGR

[cheenu_2002]

Salve,
Sto cercando un design BGR (Pls vedere il file allegato).Inizialmente io sono solo forzando una tensione costante per entrambi i BJT, che avviene normalmente attraverso un opamp.Non so se vi è il modo corretto, ma mi piaceva che bcoz Non ho un progetto molto buono opamp con me fin d'ora (che sto facendo come parte del lavoro di studio per il mio progetto).Non so come controllare se il BJT funzionino correttamente.La curent in BJT2 <39:0> è sempre nella gamma di 150A A, che è molto molto meno.Si poteva contribuire a che cosa è sbagliato con il mio apprendimento.
Ci dispiace, ma è necessario il login per visitare questo allegato

 

[nschutten]

Non ho progettato un BGR me, ma guardando il tuo schema di circuito, che mi sembra strano, di solito le dimensioni PFET dispositivo sono molto diversi (ad esempio, W / L = 20 / 2 o giù di lì).E sono R0 e R1 inteso come un circuito di avvio?Di solito un avvio è collegato alle porte del PFETs.E non penso che la connessione tra R3 e R4 dovrebbe essere lì.Non sono sicuro, ma penso che si potrebbe voler cercare in un libro come "ASIC Design nella sandbox di silicio" di Keith Barr (mi raccomando questo libro a chiunque di iniziare comunque).

 

[tzg6sa]

Non mettere in corto i nodi sopra la pnps, utilizzare un amplificatore ideale, invece.C'è più essere uno nella libreria standard.
E rimuovere il divisore resistenza a sinistra.Perché hai messo li?
La start-up non è una preoccupazione, poiché una fonte ideale di corrente è utilizzato per la deviazione.

 

[cheenu2002]

Ho provato la topologia di base BGR, ma io non sono in grado di forzare lo stesso valore sia per gli ingressi di opamp.Non so se il metodo di feedback che sto usando è corretto.
Qualcuno può controllare il mio schematici e dirmi dove sto facendo errori ...
Come è l'uscita opamp normalmente fedback ..I coudnt ottenere qualsiasi tipo di carta che dà quella schematica.Quasi tutti danno solo il diagramma a blocchi in cui l'uscita opamp è direttamente collegato al resistenze R1, R2, ma non so come si fa praticamente.
Ci dispiace, ma è necessario il login per visitare questo allegato

 

[dick_freebird]

Non credo che lo stadio di uscita è giusto, deve essere una replica
di uno o l'altro stack di riferimento (scegliere il lato sinistro,
bjt1 la sua resistenza).Mi aspetto solo di uscita 0.5V
AS-tratte.

Se si sospetta la connessione amp op, provare a scambiare gli ingressi.

Provare a rompere il ciclo in uscita op amp, eseguire l'attuale
rack specchio con un generatore di tensione, spazzare e guardare
l'output amp op.Se non ha l'aspetto di un comparatore di grande
e non si vede circa 1/2V a qp5.D e qp5.D al punto di
dove gli interruttori di uscita, si può guardare altrove per la
topologia di colpa.Se si cambia il modo sbagliato (in fase di
con la tensione), allora hai solo un problema di polarità.

Andavo molto più grande sul FET dimensionamento in modo da lavorare
meglio headroom basso.E non vedo l'avvio esplicita
circuito, per cui potrebbe essere necessario eseguire una analisi transienti invece
della DC in modo da poter applicare alcune start "kick".o aggiungere un DC-funzionale
avvio.