C
cvc_training
Guest
Quest for Scalable Verification => risultato:Questa OVMCon la complessità sempre crescente di ASIC (e FPGA), il compito di verificare quali è diventata un'attività mai-dire-fare.Considerata l'esigenza di livelli multipli di riutilizzo nella progettazione e verifica, uno stand-still approccio alla doesn t verifica valgono più.Richiede l'afflusso continuo di nuove idee, pensieri e tecnologie per affrontare le esigenze più complesse.Quindi la ricerca di una verifica scalabile è stato un continuo.Una serie di innovative tecnologie di rottura percorso sono emerse nel corso degli ultimi dieci anni per affrontare le sfide di verifica.Nel 2005 IEEE SystemVerilog standardizzati come il HDVL standard per incorporare molte di queste tecnologie, con un sapore Verilog.Da allora SV ha fatto la sua strada in essere la lingua più preferito per ASIC progettazione e la verifica di tutto il mondo.Tuttavia case semiconduttori bordo hanno rapidamente capito che SystemVerilog utilizzando il proprio potrebbe portare a sub-ottimali le prestazioni soprattutto in sede di verifica.Ciò è dovuto al fatto che la lingua è molto vasta e non tutte le squadre ha abbastanza tempo per sperimentare con il giusto modello di utilizzo per il compito a portata di mano.Questa è la motivazione principale alla base dell'adozione di una metodologia di verifica - per ottenere maggiore produttività in meno tempo.
OVM come annunciato alla fine del 2008 2007/early si sta rivelando una scelta molto buona per la costruzione di tali infrastrutture di verifica scalabile in quanto ha tutte le caratteristiche classiche metodologia più alcuni dei più avanzati, tecniche di verifica dimostrato come le sequenze virtuale, fabbriche ecc buona cosa circa OVM si è aperta, e vi è un edificio vibrante ecosistema intorno OVM.Noi di CVC hanno una sete perenne a essere in cima a qualsiasi nuova tecnologia di verifica.Come parte del programma di Mentor s Questa Vanguard, CVC ha avuto il privilegio di sperimentare la potenza di OVM presto con un robusto, facile da usare la piattaforma di verifica questa pagina!
Come per tutte le nuove tecnologie, l'adozione iniziale richiede un certo tempo di rampa.Durante la nostra impegni precoce con costruzione di ambienti di verifica OVM compatibile siamo andati attraverso una serie di passi di apprendimento.Come risultato di ciò, noi di CVC di recente composto da uno step-by-step OVM guida rapida che condividiamo con i nostri clienti.In questo seminario, che condividiamo un'anteprima di questo passo-passo guida con un pacchetto semplice de-design serializzatore.Camminiamo attraverso i seguenti argomenti:
Caratteristiche SystemVerilog per verifica
OVM introduzione
DUV - Packet de-serializzatore
Step-by-OVM approccio al passo con gli snippet di codice
Highlights di importanti caratteristiche Questa che ci hanno aiutato nel processo di
Risultati, sintesi e guardare avanti
Per partecipare a questo seminario: Clicca su: Registrati per CVC OVM con Questa seminario.
Se il precedente lavoro link doesn t, inviare una mail a mailto: cvc.training (at) gmail.com;
? subject = CVC_OVM_Questa Si prega di includere i seguenti dettagli nella tua email.
Nome:
Nome azienda:
Ufficiali Email ID:
Numero di contatto:
Luogo: CVC Bangalore Office (Piano Terra)
Data: 2 Agosto 2008, Sabato alle 15.00 (3:00)
Ordine del giorno: 1 ora di presentazione seguita da una demo veloce Q & A
OVM come annunciato alla fine del 2008 2007/early si sta rivelando una scelta molto buona per la costruzione di tali infrastrutture di verifica scalabile in quanto ha tutte le caratteristiche classiche metodologia più alcuni dei più avanzati, tecniche di verifica dimostrato come le sequenze virtuale, fabbriche ecc buona cosa circa OVM si è aperta, e vi è un edificio vibrante ecosistema intorno OVM.Noi di CVC hanno una sete perenne a essere in cima a qualsiasi nuova tecnologia di verifica.Come parte del programma di Mentor s Questa Vanguard, CVC ha avuto il privilegio di sperimentare la potenza di OVM presto con un robusto, facile da usare la piattaforma di verifica questa pagina!
Come per tutte le nuove tecnologie, l'adozione iniziale richiede un certo tempo di rampa.Durante la nostra impegni precoce con costruzione di ambienti di verifica OVM compatibile siamo andati attraverso una serie di passi di apprendimento.Come risultato di ciò, noi di CVC di recente composto da uno step-by-step OVM guida rapida che condividiamo con i nostri clienti.In questo seminario, che condividiamo un'anteprima di questo passo-passo guida con un pacchetto semplice de-design serializzatore.Camminiamo attraverso i seguenti argomenti:
Caratteristiche SystemVerilog per verifica
OVM introduzione
DUV - Packet de-serializzatore
Step-by-OVM approccio al passo con gli snippet di codice
Highlights di importanti caratteristiche Questa che ci hanno aiutato nel processo di
Risultati, sintesi e guardare avanti
Per partecipare a questo seminario: Clicca su: Registrati per CVC OVM con Questa seminario.
Se il precedente lavoro link doesn t, inviare una mail a mailto: cvc.training (at) gmail.com;
? subject = CVC_OVM_Questa Si prega di includere i seguenti dettagli nella tua email.
Nome:
Nome azienda:
Ufficiali Email ID:
Numero di contatto:
Luogo: CVC Bangalore Office (Piano Terra)
Data: 2 Agosto 2008, Sabato alle 15.00 (3:00)
Ordine del giorno: 1 ora di presentazione seguita da una demo veloce Q & A