Free DSP IP Core

[gooodman]

Chi sono interseted a sviluppare un "open source DSP IP Core?

Abbiamo bisogno di leader di progetto, DSP Archiectrure designer, progettista verilog, compilatore designer, progettista e Strumento catena ...

 

[ali029]

Voglio lavorare come designer e verilog hanno una capacità di scrivere synthesizable verilog / codice VHDL.in contatto con me

 

[kelvin_bao]

Sono un front-end progettista.

contace anche me!

 

[amit_8561]

salve
Sono anche interessato plz mail me:
amit_8561 (at) yahoo.co.in

 

[dsp_forall]

INTERESSATI

 

[mani31]

Vi prego di inviarmi via mail DSP posti di lavoro
Sono fresco M. Tech.
Io sono l'invio di Curriculum
Siamo spiacenti, ma è necessario il login per visualizzare questo attaccamento

 

[gooodman]

ali029 ha scritto:

Voglio lavorare come designer e verilog hanno una capacità di scrivere synthesizable verilog / codice VHDL.
in contatto con me

 

[cwjcwjcwj]

Intersting ..... sto lavorando su di elaborazione del segnale wireless ...... si considerano?

 

[Zerox100]

Sono esperto in Verilog, VHDL CPU design.Sarò molto felice se si pensa di me!

 

[cafukarfoo]

Sono interessato pure.Ho una certa esperienza nel filtro digitale Baseband.

Potete mettervi in contatto con me attraverso cafukarfoo (at) yahoo.com

Grazie.

 

[kvingle]

Sono in grado di codice VHDL e SystemVerilog.Ho esperienza di 32 bit 5 fase profonda processore pipeline design.Would amore per unirmi a voi.In contatto con me.