FPGA Spartan 3 bordo di programmazione questione

[david90]

Come faccio a programmare il bordo in modo che il mio programma non si cancellano quando il potere è tirato?

 

[jay_ec_engg]

Xilinx prom uso e di carico in ur programma che PROM.quindi, anche se ur bordo si spegne, prom caricare nuovamente il programma per ur FPGA.e ogni volta che si desidera modificare di nuovo il codice ur modificare e caricare al ballo con JTAG.

 

[david90]

Io so, ma come faccio a caricare nel ballo?

 

[Sphinx]

Salam,

Xilinx ha un consiglio di amministrazione Spartan3 prom XCF02 e questo è il metodo per configurarlo.

- Start => Tutti i programmi => Xilinx ISE 6 => Accessori => IMPATTO

2 - Scegli "Boundary modalità di scansione"

3 - Scegli "automaticamente la connessione al cavo di scansione e di individuare confine catena"

4 - Fare clic su Fine

5 - fare clic destro su "XCF02" e scegliere l'icona del programma

6 - scegli il tuo file di configurazione (. Bit)

7 - deseleziona "verificare"

8 - premere ok

Ciao<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />

 

[Vivek]

salve
ma prima di scaricare il file po ', ci
shouldnt convertire il file a un bit PROM
formato di file (come. MCS)?

 

[Sphinx]

Salam,

Sì, se si vuole programmare il prom (XCF02s).
Ma se si desidera configurare la FPGA (XC3s200) solo, è necessario solo il bit di file.

Ciao

 

[gold_kiss]

Immagino per Spartan 3 (XC3S200) è necessario utilizzare solo XCFS01S.

mentre è possibile programmare la FPGA utilizzando. bit file direttamente.Ma thats non volatile.
Salute,

 

[Mazi3]

dovete impostare il clock statup

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />essa deve essere impostato per CCLK

si trova sotto
programmazione generare file-> proprietà-> opzioni di avvio-> FPGA avviare orologio,
scegliere CCLK per il boot da ballo
e per fare il boot su JTAG JTAG

 

[circuito]

quando i generare il file da MCS. bit per memorizzare il file in un Xilinx XCF02S prom, ho il seguente messaggio di avviso,

Attenzione: Impact 2257 Startup orologio è stato modificato per Cclk nel bitstream in memoria, ma il file originale rimane invariato bitstream.

Essa può essere solo un semplice warnign, ma io sono un totale inesperto e vorrei sapere che cosa significa questo?

E una domanda

Citazione:

programmazione generare file-> proprietà-> opzioni di avvio-> FPGA avviare orologio,

scegliere CCLK per il boot da ballo

 

[CMOS babe]

e non dimenticate di controllare le impostazioni dei ponticelli del manuale di riferimento.

 

[circuito]

ho realizzato i due quesiti sono chiesto la stessa cosa!in precedenza ho avuto come l'orologio JTAG avvio orologio ....

 

[samcheetah]

il live @ ltium design kit di valutazione hanno un PROM?

 

[GeneralMadDog]

samcheetah ha scritto:

il live @ ltium design kit di valutazione hanno un PROM?