FPGA <-> disco SATA?

S

staraimm

Guest
Vorrei utilizzare un chip FPGA a lettura / scrittura di un disco SATA.Ma a causa della velocità del protocollo SATA, sembra molto difficile farlo.Qualcuno può darmi suggerimenti?

 
Salve
si veda questo link.
Penso che ci sia nessun problema!
http://www.sundance.com/web/files/productpage.asp?STRFilter=SMT387-VP20-6

 
Il consiglio di prototipo "SMT387-VP20-6" in realtà non utilizza il chip FPGA per realizzare il protocollo SATA.Infatti, realizza due dischi Serial ATA, con Silicon Image Link Serial ATA 3.512 dispositivo.

 
Alcune famiglie di FPGA Xilinx Virtex hanno multi-gigabit transceiver seriale (chiamato anche RocketIO o GTP o MGT) in grado di supportare SATA, PCIe, SFP, e altre cose in fretta.Alcune schede di sviluppo Xilinx come il ML506 includono porte host SATA collegato direttamente alla FPGA senza chip controller esterno.È possibile scaricare la documentazione del consiglio d'amministrazione:
http://www.xilinx.com/xlnx/xebiz/designResources/ip_product_details.jsp?key=HW-V5-ML506-UNI-G

La Virtex "GTP-5 RocketIO Transceiver User Guide" fornisce i dettagli di basso livello per la configurazione della Virtex-5 ricetrasmettitori per 1,5 e 3,0 Gigabit SATA.
http://www.xilinx.com/bvdocs/userguides/ug196.pdf

Naturalmente, il silicio FPGA fornisce solo i ricetrasmettitori di serie, quindi avrai bisogno di attuare il più alto responsabile del protocollo di livello nel tessuto di FPGA, o IP che qualcuno utilizzi's.

 
Hi All,

Sto lavorando design PCI Express nel nostro progetto.Sto usando il nucleo GTP, che è già il punto di design PCI fine interfaccia è collegata l'interfaccia clock diff.Non siamo ancora recevie la clk correttamente.L'orologio ref stiamo usando per generare il nucleo è 100Mhz, 4 corsie.Pins mappato da FPGA Pad sono P4, P3.Virtex-5VLX dispositivo.

Con i test di fatto, mi sono reso conto che il trn_clk punto di arrivo non è venuto.

1.Come si può verificare se il modulo punto finale è receving l'orologio correttamente o no?

2.Come risolvere il problema di clock.

Mi auguro, posso ottenere una soluzione per il mio problema di progettazione.PLE help me.

 
La presente nota Xilinx nuovo App descrive una connessione diretta tra un FPGA e un dispositivo SATA, compresi 1.5/3.0 negoziazione della velocità gigabit.

XAPP870, "Serial ATA inizializzazione legame fisico con il ricetrasmettitore GTP di FPGA Virtex-5 LXT"
http://www.xilinx.com/support/documentation/application_notes/xapp870.pdf

 
In aggiunta a echo47 nota, ML501, 2,3 e ML505, 506 ha un'interfaccia SATA diretta.Questi dati schede sono disponibili presso Xilinx.com e non hanno bisogno di alcun dispositivo aggiuntivo per l'interfaccia SATA

 
Beh, per quanto ne so, dovrebbe essere possibile anche con Virtex-II Pro, così, se Virtex-5 non è disponibile, è possibile utilizzare, invece che uno.

 
VirtexII Pro non è in grado di supportare OOB segnalazione.Non si può utilizzare per SATA PHY.
Virtex4FX non può passare SATA test Conforme.
Virtex5LXT e Virtex5SXT sono solo i dispositivi che pienamente denuncia SATA1 / 2.

 
elektrom, qual è il tuo suggerimento per costruire host SATA / dispositivo utilizzando un chip FPGA?

 
Se i sistemi a basso costo, è possibile utilizzare SATA <-> IDE chip bridge.In questo caso, è possibile utilizzare Spartan o dispositivi Cyclone per l'interfaccia PATA, SATA interfaccia consente di gestire da un chip bridge.

Per quanto riguarda i noti, ci sono 2 chip bridge in grado di supportare entrambi i SATA-I/II Host & mode Device
1) Marvell 88AS8052
2) ACARD ARC-772
20IC% http://www.acard.com/english/fb01-product.jsp?prod_no=ARC-772&type1_title=Storage & type1_idno = 1 & idno_no = 211

 
Ciao,
Date un'occhiata a questo nuovo articolo: http://www.soccentral.com/results.asp?EntryID=27916

- Sebastien

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top