flusso prototipo di ASIC FPGA design

[manfer]

Hy Sto cercando un flusso di progettazione per il prototipo per la progettazione ASIC FPGA.Vorrei sapere quali sono i vincoli che esistono e qual è la diference tra indirizzi IP bloccati per FPGA e ASIC