R
reza_10
Guest
Devo progettare un Core FFT, che ha per sostenere le operazioni in virgola mobile.Ho già provato il Xilinx CORE Generator.Ma sembra che il nucleo FFT supporta solo complemento a 2 numeri.Esso include un punto di blocco mobile per il ridimensionamento, ma non è abbastanza buono nel mio caso .....
<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Interrogazione" border="0" />Quindi, se qualcuno ha un'idea, per favore fatemelo sapere!
<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Interrogazione" border="0" />Quindi, se qualcuno ha un'idea, per favore fatemelo sapere!