FIFO di verifica

[spauls]

Devo verificare un modulo FIFO,
può qualcuno informi quello che potrebbe essere casi d'angolo per questo.

 

[jay_ec_engg]

Design u avere il modulo FIFO in FPGA??Se sì allora u utilizzato il modulo parametrica di strumento perticular??(Come in Altera FIFO LPM )....??

se sì .. u può verificare facilmente.semplicemente dare impulsi di clock ...leggere o scrivere il segnale (per le prove, in primo luogo dare alcuni dati e poi leggerlo) e verificare se le ottenere dati ur currect o no ...

 

[AlexWan]

spauls ha scritto:

Devo verificare un modulo FIFO,

può qualcuno informi quello che potrebbe essere casi d'angolo per questo.

 

[gold_kiss]

Salve,
Si può iniziare prima con condizioni
1.FIFO Full - lettura / scrittura
2.Fifo vuoto - di lettura / scrittura
3.Fifo mezzo pieno - di lettura / scrittura
4.Fifo penultimo completo - lettura / scrittura
5.FIFO vuota - leggere continua
6.Fifo piena - continua scrittura

Profondità a seconda del vostro FIFO provare questi casi di test.

Grazie,
Gold_kiss

 

[yeewang]

random test sarebbe un buon modo complementare alla prova il vostro progetto.

 

[beta0]

yeewang ha scritto:

random test sarebbe un buon modo complementare alla prova il vostro progetto.

 

[truppe]

U se vuole ottenere qualche esempio, trovando a "OpenCores"

 

[jelydonut]

Se il tuo lavoro con domini di 2 clock orologio per glitch sul tuo FIFO full / righe vuote ..

jelydonut

 

[qjlsy]

in lettura e scrittura al tempo stesso le condizioni al contorno (prendere pieno, vuoto, quasi piena, quasi vuoto, per esempio) deve essere pagato molta attenzione.

 

[hong_vito]

si scopre forum synospys's.
Ha un buon riferimento

 

[AlexWan]

hong_vito ha scritto:

si scopre forum synospys's.

Ha un buon riferimento

 

[askrkrao]

Buono