FIFO con un design a doppio orologio

R

RTL2GDSII

Guest
Ho bisogno di un codice per FIFO sintetizzabile con l'orologio a doppio (clcok un ingresso. Output di un altro dominio di clock).
Chiunque può aiutare?

 
Check out le seguenti ..
http://www.geocities.com/deepakgeorge2000/vlsi_book/Asynch1.pdf
http://www.geocities.com/deepakgeorge2000/vlsi_book/async_fifo2.pdf

 
È utile
Ci dispiace, ma è necessario il login per vedere questo allegato

 

Welcome to EDABoard.com

Sponsor

Back
Top