ESD HBM modello banco di prova

[dkace]

Salve!

Sto cercando di impostare la corretta al banco di prova per ESD HBM in un on-chip PAD.

Il mio approccio è quello di creare la corretta ESD HBM e quindi di costruire una ferrovia per ferrovia circuito di protezione ESD allegata al PAD.

Vorrei verificare il mio pensiero, così vorrei apprezzare eventuali suggerimenti o indicazioni sulla facendo i passi precedenti.

Grazie,

D.

 

[dick_freebird]

Fatevi una "stinger" macromodel con un vpulse, 1.5K resistore, 100pF
condensatore in serie pin pin.Vpulse risetime essere piuttosto breve, di impulso livello
è il vostro ESD tensione.Il DUT completa il ciclo attuale.È possibile inserire
la macro come potete vedere in forma.Se la macro propertize è possibile allegare molti
e attivare uno, per "fucile" da parte di una analisi parametrica loop.Un
pin pin vcvs modo è possibile visualizzare la differenza, piuttosto che assoluto pin tensioni,
è utile per il trame si vuole criticare voti contro.

In generale, si
sta pensando di meglio l'attuale ciclo di tensioni,
quando si progetta di ESD.L'attuale si-la-viaggio di andata e ritorno e si
sono alla ricerca soprattutto di tornare alla fonte come losslessly, e al più basso
tensione possibile (lo stesso tipo di cosa, ma non del tutto).

Diode-rail_clamp-diodo regimi sono comuni ma non necessariamente il
ideale.Come uno analogico ragazzo preferisco star regime, ma questo ha bisogno di una partita
Morsetto zona più totale, utilizzando solo un frammento per ogni coppia di pin.Un
più uniforme (digitale) una parte favorisce l'ex.

 

[dkace]

Grazie per la risposta.

Questo è ciò che ho anche trovato e testato, ma non sono sicuro se sia quella corretta.Avete qualche riferimento o un banco di prova che posso verificare il mio set up?

D.