Errore di sintassi quando si utilizza lo spettro di simulazione Verilog-A file

J

Julian18

Guest
Ciao, vi
Sono molto nuovo Verilog-A settore, in modo da recare a questa semplice domanda.Sono runing campione di Ken e tenere esempio, ma ho l'errore, come di seguito:
Quote:Errore trovato da incubo durante AHDL read-in.

"sh.va", linea 5: "'<<--? include "discipline.h" "

"sh.va", Linea 5: Errore: Errore di sintassi

"sh.va", linea 11: "elettriche Pin ,<<--? Nin, Pout, Nout;"

"sh.va", linea 11: Errore: Errore di sintassi
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top