EOC SOC in pipeline ADC

[anadigi]

I hav utilizzato architettura Pipeliened (2.5b/stage) per la mia ADC .. Ora ho pochi dubbi più .. non ho mai visto nessuno mettere SOC (inizio di impulsi di conversione) e EOC (fine conversione impulso) in pipeline ADC .. come per fare che? .. in attesa di suggstions ur ..
Saluti

 

[maxwellequ]

Tali segnali sono di solito utilizzate in centri di permanenza temporanea che sono fs minore la frequenza di funzionamento - ex: ADC SAR.Questi campione ADC dopo il SOC e prendere un certo numero di cicli di clk alla fine del ciclo di conversione.Quando hanno finito il EOC è attivato e il codice di uscita è reso disponibile.

In ADC pipeline non ci sono i codici di uscita in uscita in ogni ciclo di clock.In altre parole, in ogni ciclo di clock c'è sempre una operazione di campionamento e ci sono sempre i bit in uscita.Il SOC / EOC non hanno senso qui.