G
GCK
Guest
<img src="http://images.elektroda.net/72_1209010814_thumb.gif" border="0" alt="set up and hold calculation" title="istituire e tenere il calcolo"/> Please help me?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
B
banjo
Guest
Le domande che chiedono sembrano straight-forward.Il tempo di setup deve usare il massimo ritardo.Dal momento che il ritardo max inverter è 1.5ns per porta, con una cascata di tre porte, che il ritardo è 4.5nS.Il flop si richiede un 3NS di tempo supplementare per il programma di installazione.Il tempo totale di installazione è il massimo ritardo inverter totali più il tempo di setup flop.Tempi di configurazione dei dati per quanto riguarda l'orologio è quindi, 7.5ns.Di cosa si tratta realmente dire con quanto anticipo devo presentare i dati di assoluta certezza che sarà catturata dal bordo di clock successivo.
Il tempo di hold utilizza il ritardo minimo di inverter.Qui si sta cercando per il momento i dati devono rimanere stabili dopo il fronte di clock.Il flop richiede 2NS.Tuttavia, il minimo ritardo nella stringa di inverter è 1.5ns (3 * 0.5nS).Quindi, se posso cambiare l'input di dati per il circuito al tempo t, il cambiamento non raggiungerà mai il flop prima del tempo (t 1.5ns).Il flop richiede una presa 2NS, ma il tempo sprecato nel minimo gli inverter è 1.5ns.Pertanto, il tempo di hold circuito è 2NS - 1.5ns = 0.5nS.Se il ritardo inverter era più grande, sarebbe possibile ottenere un tempo di attesa negativa per il circuito.Ciò è perfettamente bene e si verifica spesso in circuiti reali.
Il tempo di hold utilizza il ritardo minimo di inverter.Qui si sta cercando per il momento i dati devono rimanere stabili dopo il fronte di clock.Il flop richiede 2NS.Tuttavia, il minimo ritardo nella stringa di inverter è 1.5ns (3 * 0.5nS).Quindi, se posso cambiare l'input di dati per il circuito al tempo t, il cambiamento non raggiungerà mai il flop prima del tempo (t 1.5ns).Il flop richiede una presa 2NS, ma il tempo sprecato nel minimo gli inverter è 1.5ns.Pertanto, il tempo di hold circuito è 2NS - 1.5ns = 0.5nS.Se il ritardo inverter era più grande, sarebbe possibile ottenere un tempo di attesa negativa per il circuito.Ciò è perfettamente bene e si verifica spesso in circuiti reali.