C'è un programma di utilità che converte ABEL AHDL o disegni di Verilog o VHDL formato
Questo è incluso come una utility in grado di strumenti e Xilinx
sono reperibili all'indirizzo% XILINX% / bin / NT / xport.exe.
Ha bisogno di essere gestito attraverso una finestra DOS.
Ma si aspettano che l'output sotto forma di un netlist VHDL.E 'nulla si può comprendere.Se avete intenzione di solo di sintetizzare e di prova senza veramente guardare il VHDL generato, forse è sporta per voi.Ho utilizzato per alcuni modelli fatto in eredità ABEL, e sarebbe solo errore su alcuni file abel.così ho dovuto fare alcune modifiche manualmente.
Se non è troppo grande di un disegno o modello, potrebbe essere utile per convertire da solo ABEL di VHDL a mano.Si avrà un design pulito per iniziare, ed è possibile eseguire il test di vettori per la progettazione verfiy.
Mai provato a convertire AHDL VHDL.cant commento su di esso.
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.