Domande sulla cessazione e il layout PCB

[hoangnc]

Ciao a tutti,

Sto progettando un consiglio che ha un XC3s1500 FPGA interfacciamento con memorie SRAM QDR.Funziona a 100 MHz (200 MHz in modo efficace, perché la memoria QDR usa sia crescente e decrescente bordo - DDR).Ho letto alcuni documenti sulla progettazione di PCB ad alta velocità, ma c'è qualcosa che non sono ancora chiare.Could you help me?

- Mi chiedo se usando serie o pull-up di terminazione.Io preferisco il metodo di chiusura della serie, perché ridurre rimbalzare a terra e anche perché non in grado di ridurre la lunghezza di stub in l'altra (lunghezza max stub con pull-up registri è di circa 1 cm, max instradato traccia lunghezza di circa 4 cm).Potete darmi un consiglio?

- Posso output di route-LVCMOS solo pin di ingresso solo HSTL pin (sia il lavoro a 1,5 V).Ho chiesto questo contratto perché LVCMOS in XC3S1500 ha Bult-in serie, mentre non HSTL.

- Ho letto su un documento che non abbiamo bisogno di inserire condensatori di disaccoppiamento poco meno di perni di potenza, invece possiamo mettere 0.001uF 1,2 centimetri di distanza l'IC.È giusto?Posso tutti disaccoppiamento intorno alla periferia della IC?

- Che tiene una priorità più alta, avendo ciascuno GND / potenza pin uno tramite il collegamento al piano o l'immissione caps disaccoppiamento vicino GND / pin potere?

Grazie,
Hoang

 

[Steph]

Salve

In primo luogo, un resistore di serie dovrebbe essere posto nei pressi del conducente.
un pull down deve essere posto nei pressi del ricevitore.
Si tratta di FPGA, ma dipende un resistore di serie o di terminazione
non è necessario se hanno FPGA Xilinx con perni teminal.

Mi aspetto che è una traccia di 50 ohm.Prendersi cura di avere un 50 ohm.

Il disaccoppiamento del condensatore deve essere quanto più vicino possibile
Potenza pins.1.2inchs sono troppo lontano.

Buona fortuna

 

[sugvivek]

Salve,

Steph, come ha detto la priorità va alla cessazione di serie che devono essere vincolate alla sorgente e il termine parallelo dovrebbe essere più vicino al carico."aventi ciascuna GND / potenza pin uno tramite il collegamento al piano o l'immissione caps disaccoppiamento vicino GND / pin potere?"

Avendo ogni GND / Pwr via diretta al solito piano di risolvere il vostro scopo.Decaps must be placed very close to the ic's power pins.