Domanda sulla variazione Processo Per Design

S

suria3

Guest
Ragazzi,

Ho domanda qui per quanto riguarda variazione di processo.Come sappiamo, durante la fase di progettazione che si svolgerà di simulazione per il nostro circuito in base alle migliori, peggiori e caso tipico.La mia domanda è, diciamo la mia resistenza in mio disegno di variare / - 10%, vuol dire che la variazione del 10% è già incluso nelle migliori, peggiori e tipico processo.Così, quando inviamo la progettazione per la fabbricazione, si assume le modifiche sul valore della resistenza è già visto durante la simulazione di processo o viceversa.Si prega di farmi chiarezza su questo tema.Grazie mille.

Suria.

 
È necessario conto per il lotto a variazioni molto e di morire per variazione sul wafer stesso.Come i due tipi di variazioni si manifestano nello stesso modo è necessario aggiungere e li considerano con una distribuzione di probabilità uniforme.Inoltre, è necessario conto per il dispositivo alle variazioni del dispositivo (matching) all'interno della stessa matrice e uno vicino dispositivo ad un altro.

Normalmente, i Fab vi darà informazioni su entrambi i tipi di variazioni.Fino a di implementare un modello adatto che rappresenta entrambe le varianti.Se si progetta circuiti analogici, simulando a FF, SS e gli angoli TT non è sufficiente.Almeno si dovrebbe includere FS, e gli angoli SF.Comunque questa abitudine a dare un'idea realistica.È necessario eseguire simulazioni Monte Carlo per la convalida davvero il vostro disegno.

F = rapido, FF = N e transistor P sono veloci
S = slow
T = tipico

 
Per aggiungere la nota Humungus, il no.di Monte Carlo corre a vedere diffondere un processo sarà anche raccomandato dalla Fonderia.In un processo di IBM, credo che sia stato 30 piste.A volte, potrebbe non essere possibile avere 100 corre in MC a causa del tempo e della memoria.

Madhav

 
Alcuni punti di reale:Come accennato in precedenza due posti, tutte queste sono necessarie.Ma sicuramente questi costi molto, può essere in termini di tempo di simulazione o viceversa.Un approccio pratico potrebbe essere il seguente.

Eseguendo il tip / BCS / WC file e gli angoli della gros o la variazione assoluta è preso cura.

For a differential pair which leads to offset, for a current mirror which lead to two different current.

Ma qualche cosa è ancora nascosto. Questo è chiamato "non corrispondente" o "parente non corrispondente".
Per una coppia differenziale che porta a compensare, per uno specchio di corrente che ha portato a due correnti diverse.

Alcune volte questi punti sono rivelati potenziale; neppure degradare le prestazioni dell'intero sistema, ma anche potrebbe rendere non funzionale.
.

Un modo pratico per gestire sta studiando la mancata corrispondenza relativa a livello di blocco più piccolo.
Lo studio potrebbe essere fatta prima da mezzi analitici e di conseguenza offset, il requisito di guadagno, ecc precisione potrebbe essere cal colato.Secondo l'analisi è stato progettato il circuito.

.

Ora, quando piccolo blocco di progettare una è completa, dovete ottenere confermato che è abbastanza robusto per il disallineamento dispositivo che è stato dimostrato nell'analisi. Questo è fatto da simulazione.In teoria, potrebbe essere necessario passare per la messa a mano la loro inadeguatezza rispetto al dispositivo e simulare.Ma il totale no.
di permutazione combinazione sarebbe molto più alto di fermarlo dal controllo reale. Quindi, si avvia da l'input e l'output di viaggio attraverso il percorso del segnale.
So at the output you find that the worst possible case case mismatch output is coming.

Come passare da ip di risultati, si aggiunge la% di mismatch (dovrebbe essere fornita da fonderia per il valore di sigma richiesti) in modo che l'errore si sommano.

Quindi, in uscita si trova che il peggior caso possibile mancata corrispondenza dell'uscita caso è in arrivo .Così hanno ridotto il numero di permutazioni non a uno solo di configurazione.Per alcune tipologie di quanto sopra si può essere superiore a uno; dire 3 / 4.Così è ancora possibile gestire a mano in simulazione.

, you really have not the option to do the same again.

Ora avete progettato un blocco che è tollerante mismatch. Quando sei li collega al sistema,

davvero non hanno la possibilità di fare lo stesso.Qui, suppongo, un approccio analitico sarebbe abbastanza buono, quando tutti gli errori del blocco sono assunte in modo additivo.

Again some times this is taken as the best way to prove that the blcok will at least be functional even at worst condition, which information can not be given by Monte Carlo Simulation.

Quello che ho descritto sopra può essere dimostrata fruttuosa quelli che non hanno l'opzione esegue la simulazione Monte Carlo, a livello di circuito.

Anche in questo caso alcune volte che questo viene preso come il miglior modo per dimostrare che il blcok almeno, sarà funzionale anche a condizioni peggiori, quali informazioni possono essere non essere data dalla simulazione Monte Carlo.simualtion Montecarlo dona% delle parti di andare a lavorare che è un dato statistico.

Gd fortuna ..
sankudey

 

Welcome to EDABoard.com

Sponsor

Back
Top