Domanda su Verilog

[lokeyh]

Ciao a tutti,

Sono nuovo di Verilog.Ho un problema.

Ho una porta su un modulo che è definito come inout.A volte, ho bisogno di guidare con un segnale e, a volte, la necessità porta a guidare un segnale.VCS dà errori quando guido la porta con il registro.Cosa devo scrivere nel banco di prova al fine di evitare tale errore.

Grazie.

 

[vikasjn]

Registrati ur assegnare ad un filo e collegare questa porta ad un filo ...ma assicuratevi ur guida Z u quando non si desidera guidare alcun valore!!

 

[zhangpengyu]

l'output di un modulo deve essere collegato a un filo, è anche Iout.

 

[pradeep_dft]

Per inout segnale sia all'interno del modulo così come durante l'istanziazione di tale modulo dovrà essere collegata / guidata da un filo.

 

[AlexWan]

module XXX (
...
s_inout,
...
);
...
inout s_inout;
...

filo s_inout;

assegnare s_inout = r_inout s_out_oe?: z;

...

Buona fortuna

 

[tom123]

si deve scrivere il codice come segue:

////////////////////////////////////////////////

inout bir_signal;

OE filo; / / aggiungere questo il segnale di comando
filo signal_input;
reg reg_out;

assegnare bir_signal = OE?reg_out: 1'b1;
assegnare signal_input = bir_signal;

/////////////////////////////////////////////////

si deve pensare implementazione hardware quando lui (o lei) è la scrittura di codice;lokeyh ha scritto:

Ciao a tutti,Sono nuovo di Verilog.
Ho un problema.Ho una porta su un modulo che è definito come inout.
A volte, ho bisogno di guidare con un segnale e, a volte, la necessità porta a guidare un segnale.
VCS dà errori quando guido la porta con il registro.
Cosa devo scrivere nel banco di prova al fine di evitare tale errore.Grazie.