domanda su PLL

[silenziosit]

Nel libro di Thomas Lee, ha detto, al fine di aumentare la linearità di PFD, a volte DC offset viene aggiunto intenzionalmente.Questo rimedio introdurrà errore di fase statica, quindi non è adatto per le applicazioni che richiedono un piccolo errore.Qualcuno sa perché?

Errore di fase statica è ancora bloccato in freuqency, quindi credo che sia un buon modo per farlo.

 

[safwatonline]

Credo che questo significhi che l'output non sarà in fase con l'ingresso (ossia vi è un errore costante di fase), che è adatto per le applicazioni come ZDB

 

[silenziosit]

safwatonline, la prego di spiegare che cosa è ZDB?

 

[safwatonline]

Zero-Delay-Buffer: bene, il nome stesso spiega