[domanda] percorso multi-ciclo in soc.

Z

zzczx

Guest
Io uso soc fare aprile, ma è riferito molti violati.Dopo aver letto la relazione, ho trovato sembra che l'incontro soc non riconosce il vincolo di percorso multi-ciclo scritto in dc.

parte della DC vincolare
Codice:create_clock-name) (CLK periodo 14.000000 \

forma d'onda 0.000000 7.000000 () [get_ports clk ()]

set_input_delay-max 8.700000-clock CLK () [get_ports da ()]

set_input_delay-min-clock 7.000000 () CLK-add_delay \

[get_ports da ()]

set_multicycle_path 2-setup-end-a partire da [get_clocks CLK ()] \

-through [get_ports da ()]

set_output_delay-max 8.000000-clock CLK () [get_ports (db)]

set_output_delay-min-clock 6.000000 () CLK-[add_delay get_ports (db)]

 

Welcome to EDABoard.com

Sponsor

Back
Top