Domanda generica su ADC

[currentmirror2000]

Ciao a tutti, recentemente ho cercato nella rete IEEE per ADC ad alta velocità (> 1 ms / s) e ho scoperto che tra tutte le architetture di ADC ad alta velocità (flash, pipeline, sar, pieghevoli / interpolazione, 2-step/subranging ...) , pipeline è il più popolare e sar è molto poche.

Mi chiedo quali sono le limitazioni / pro / contro il gasdotto e oleodotto RAS che ha reso così pupular e sar così impopolare.

Grazie in anticipo!

 

[news]

<img src="http://gallery.dpcdn.pl/imgc/News/61606/g_-_550x412_-_s_61606x20150311151609_0.png" alt="image" />Możliwe, że w nowej wersji systemu Android zobaczymy natywną obsługę pracy w wielu oknach jednocześnie. Funkcja ta jest już teraz dostępna na niektórych urządzeniach z rozbudowanymi nakładkami producentów i zmodyfikowanych wersjach systemu, ale jej ślady pojawiły się także w ostatniej aktualizacji Androida 5.1.

Wydana wczoraj aktualizacja Androida to zdecydowane ułatwienia dla producentów OEM:…<img src="//feeds.feedburner.com/~r/dobreprogramy/Aktualnosci/~4/29hr1tV6R8I" height="1" width="1" alt=""/>

Read more...

 

[Humungus]

Come ADC pipiline sono realizzati in diverse fasi in cascata, ciascuna fase oin grado di elaborare un nuovo campione di ogni ciclo di clock.Ogni fase dei processi, che proviene dalla fase precedente o di ingresso ADC, e quindi il risultato passa alla fase successiva.
Tuttavia, il risultato finale si ottiene dopo alcuni cicli di clock il valore corrispondente era l'ingresso ADC.

Un po 'X ADC SAR ha bisogno di almeno cicli di clock X (in generale ancora un po' per le spese generali) per eseguire un ciclo di conversione.Il risultato è pronto in uscita ADC corrisponde al valore di input las campione, in modo da poter pensare come un quasi-tempo reale-ADC.

 

[Vamsi Mocherla]

Il problema principale con SAR ADC è in realtà per avere un orologio che è (N * data rate) per l'elaborazione.Quindi, per applicazioni ad alta velocità si usa una struttura pipeline.Tuttavia SAR è uno preciso con la migliore risoluzione possibile per la sua velocità data.Inoltre, l'ADC SAR viene utilizzato per applicazioni a bassa potenza, mentre il consumo di energia è pipeline ADC è nettamente superiore.Se si desidera una velocità ancora più elevate, si può andare per Flash, sub-ADC respiro.

 

[currentmirror2000]

grazie Humungus e Vamsi Mocherla,

ma se ciò che ho bisogno è ~ 100MS / s, che si ritiene sia realizzabile per entrambe le architetture, come posso decidere che uno sia migliore o più appropriato?e mi chiedo anche che, poiché entrambi sono in grado di operare facilmente sopra 1ms / s, perché ci sono persone molto più fare ricerca in pipeline piuttosto che sar.

Ho cercato nella rete IEEE per ultimi 5 anni e scaricato oltre 100 articoli in questione e il risultato è:
pipeline: 67 carte
RAS: 2 carte
folding / interpolazione: 17 documenti
flash: 11 articoli
2-step/subranging: 5 carte

facilmente si può vedere, pipeline occupa> 50% di tutti (ovviamente dopo aver filtrato sovra-campionamento ADC e <1Msps ADC)

dal modo in cui, tra questi ADC il più alto tasso di campionamento (20Gsps!) uno impiega l'architettura pipeline, ma non in flash.Sono anche un po 'curioso.

 

[sunking]

la conduttura può essere di bassa potenza, mantenendo spped alta.
e la velocità più alta è per lo più mix-struttura.

 

[tuza2000]

Credo flash ADC è il più veloce e più semplice scelta.
pipeline, ma è diventato sempre più popolare a causa della sua condotta e convertire in un orologio e di utilizzare il numero di transistor più piccoli.
considerazioneAggiunto dopo 3 minuti:SAR è lento, ma ha una precisione molto alta!

 

[currentmirror2000]

sar indead è lento, ma se voglio usare per la sua relativa struttura semplice, per esempio, 10-10 Msps bit, quindi la freq interni clk sarà 10 * 10 = 100MSPS che non dovrebbe essere un problema a partire da Flash e pipeline può raggiungere >> 100MSPS.

E allora perché l'industria non c'è SAR 10 Msps del genere?(il SAR più alto di campionamento può essere trovato in TI, 4Msps, le altre società a malapena> 1Msps)