divisione per una potenza di 2 in VHDL

[chaitu2k]

Ciao a tutti

grazie per i commenti di feedback ur ... sapevo ca n = a / (2 ^ y) => (n = a>> y ).... ma ho voluto attuare la divisione 16bit/16bit ..denominatore è una potenza di 2 ... in meno di 20 fette ... che è stato porre il problema ... sono stato in grado di farlo in 28 fette ... se chiunque può batterlo sua .... gud

salute
PS Qualcuno ha i documenti realting di codifica efficiente utilizzo fetta o qualcosa di simile tht .... ho bisogno di imparare a codice per optize per area .....

 

[jay_ec_engg]

Hi ..
Ho trovato "/" operatore in ALTERA-MAX PLUS10.2 versione che supporta vhdl'93.e stavo aspettando i risultati ...ma si stava generando sacco di difetti ....essa dipende dalla frequenza di lavoro che ur ......Penso che sia uno LPM (biblioteca parametri del modulo) che u può utilizzare per FPGA ur ...

jay

 

[Ace-X]

Non è necessario alcun cambiamento a tutti per la divisio dalla potenza di 2.Basta collegare i cavi in modo adeguato.Ad esempio, la divisione per 4:

A_OUT (13 downto 0) <= A_IN (15 downto 2);
A_OUT (15 downto 14) <= "00";

 

[Ice-Tea]

O in linguaggio umano: è sufficiente spostare il valore

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

 

[proiettile]

Se si deve dividere un numero intero da una potenza di 2 si può usare questa formula: se un
è un è un intero n = a / (2 ^ y) => (n = a>> y)

Salve

 

[chaitu2k]

Ciao a tutti

non VHDL IEEE 1997 Divisione sostegno di una potenza di 2 ..... se sì can u send me la sintassi da utilizzare nel mio codice ... o di qualunque link dove questa è data per riferimento ...

salute