Digital Filter Attuazione Plz aiuto.

[Mirzaaur]

Ciao a tutti,
Ho bisogno di attuare FIR Filter per lunga coda di un impulso.Posso farlo con trational elettronica filtro, ma la progettazione e l'attuazione in Verilog è un po 'di confusione per vedere il punto di partenza.

qualsiasi buon esempio o al sito web, che possono guidare mi progettare e implementare processi per la FIR per FPGA.

grazie

 

[bangash]

uso matlab 7 strumento di progettazione del filtro.ha anche l'opzione di generare del codice Verilog.anche compositore codice ISE Xilinx

 

[Salma ali Bakr]

MATLAB usa per i coefficienti
allora si può fare un progetto strutturale per il filtro che avrebbe:
ritardo di unità (che potrebbe assumere la ingressi da ADC)
Unità ROM per i coefficienti
-moltiplicatore
Accumulatore
-buffer-FSM which would control the shift of the inputs and their multiplication with the coefficients and the buffer output and the accumulation control and the whole operation of the ADC in order to be always prompted when it finishes conversion