Determinare precisione di DSP applicazione in FPGA?

S

simon2kk

Guest
Stavo leggendo alcuni libri e DSP chiedo come algoritmo in virgola mobile viene convertito in un punto fisso algoritmo.Penso che i non vedenti di conversione provocherà la quantizzazione più lotti di overflow problema.
C'è una forma o di metodo comune che determina la precisione che minimizzare gli errori.
Sono certo che tutti i dsp ingegneri hanno questo problema.

Per favore,
dammi alcune indicazioni.

simon2kk.

 

Welcome to EDABoard.com

Sponsor

Back
Top