J
JohnG300c
Guest
Quando si modifica il modello di forza Altera Cyclone II guidare l'impostazione del "modello di assegnazione" finestra di dialogo (tramite il "Signal Integrity" finestra mobile la simulazione non è interessato (tempi di salita / autunno, la stessa per non terminato del segnale). Mi sono "tipici" , "debole", e "forti" le impostazioni nella finestra di dialogo di assegnazione del modello.
Inoltre, quando si cambia la famiglia di simulazione di default la logica per LVC l'impostazione non si attacca.Io ogni volta faccio un disegno "rianalizzare" dovrò modificare il PIN "tecnologia" l'impostazione da "Sconosciuto" torna a "due ruote".Sono sospettare che il modello Altera ha bisogno di essere modificato in modo da trattare tutti gli I / O come LV CMOS.
Ci sono dei "trucchi" "Ho bisogno di essere a conoscenza?Io non sto usando un progetto di FPGA, ma piuttosto un progetto di PCB (nel caso in cui le questioni).
Inoltre, quando si cambia la famiglia di simulazione di default la logica per LVC l'impostazione non si attacca.Io ogni volta faccio un disegno "rianalizzare" dovrò modificare il PIN "tecnologia" l'impostazione da "Sconosciuto" torna a "due ruote".Sono sospettare che il modello Altera ha bisogno di essere modificato in modo da trattare tutti gli I / O come LV CMOS.
Ci sono dei "trucchi" "Ho bisogno di essere a conoscenza?Io non sto usando un progetto di FPGA, ma piuttosto un progetto di PCB (nel caso in cui le questioni).