design di buffer amplificatore

[bharathr87]

Per progettare un guadagno unità CMOS buffer amplificatore (per la tecnologia 45nm):

Gap Band di riferimento (BGR) Ingresso: 1,2 _50 mV ( _ significa più o meno)
Uscita: BGR _10V
Cload = 3.5pF o superiore
Iload (corrente di carico) 50uA
VDD = 3.3V _300mV
Idc <100uA
PSRR> 60dB
FREQ: 1MHz
Temperatura: -45 a 125 gradi CUltimo a cura di bharathr87 il 03 marzo 2009 13:18, edited 1 volta in totale

 

[kishore2k4]

Dal momento che non sarà bisogno di un alto rendimento swing si può andare per un singolo stadio amplificatore differenziale cascode telescopico che vi darà un dignitoso guadagno con buona PSRR e basso consumo di energia.Il problema principale con questo è il sistemica offset che può o non può soddisfare le vostre specifiche di BGR
10 mV.

In alternativa si può andare per un tipico amplificatore differenziale (o piegati cascode equilibrato diodo-carichi) con un guadagno seconda fase, che consente di ridurre i PSRR e anche aumentare il consumo di energia.

Inoltre vi sono molte variazioni si può provare con degli elementi di base e scegliere quella che si adatta alle vostre specifiche di più.Potete anche guardare in altre tecniche, come il rafforzamento di guadagno
ecc
Il tuo VDD è abbastanza elevato per un processo di 45nm, stai utilizzando transistor d'uscita o di qualche altro tollerante transistor ad alta tensione?

 

[bharathr87]

usare un diff.amp con uno specchio attuale come la prima fase na pmos CS come la seconda fase e fornire un feedback negativo dalla 2a alla fase 1.