Delta ADC sigma transitoria simulazione in Spectre

J

jowong1

Guest
Sono in esecuzione in un problema quando ho cercato di simulare il mio DSADC in spettro.L'intero sistema è ideale utilizzando componenti (non transistor, ma ci sono VCVS, R, C) e Verilog modelli.Quando stavo facendo transitoria si utilizza "liberale" che fissa, per circa 60us, è stato raffinato e dando esecuzione corretta di uscita (rumore modellatura e tutto ciò che), ma poi a circa 60us, tutte di un suddent, vi è un "Zero in diagonale Jacobiano al netto XXXX e YYYY netto ".e poi l'uscita appena inizia a oscillare e non riesco a capire perché.

Una cosa è che il mio ADC funzionerà solo se faccio la transitorio "liberale" impostazione, se si tenta di farlo in "moderata" o "conservatrice", allora è abituato a tutti i lavori (L'output solo rimane a una costante tensione).

Mi chiedevo se qualcuno là fuori mi può aiutare con questo .......

Grazie

 
Forse, i componenti sono troppo ideale.Ad esempio, l'impedenza di ingresso è infinita, impedenza di uscita è pari a zero ...

 

Welcome to EDABoard.com

Sponsor

Back
Top