Definizione di errore di fase statica in una carica PLL pompa

  • Thread starter ashishjain_1000
  • Start date
A

ashishjain_1000

Guest
Ciao,

Ho una specifica question.Static errore di fase ha senso solo nella condizione PLL bloccato CP tensione di uscita vale a dire in posizione di chiusura o dovrebbe essere controllato @ 0 e Max tensione di uscita CP? Esprimere un commento in proposito ...

Saluti,
Ashish.

 
Solo in stato bloccato!E in realtà assolutamente necessarie per mantenere il perché di questo errore è ciò che stimola l'ingresso VCO ...

 

Welcome to EDABoard.com

Sponsor

Back
Top