A
aibrahim
Guest
Cari tutti,
Io sono uno di modellazione CT delta sigma modulatore utilizzando Simulink, ora sto cercando di modello superiore loop ritardo.
Cerco due metodi:
1.usare un ritardo di trasporto, ma il ritardo appare come un aumento del tempo di salita non un ritardo nel segnale di uscita di questo blocco.
2.D-ff clock orologio con un ritardo di uscita, ma in realtà ritardo di là di quanto mi aspetto.
Immagino sia un problema di impostazioni simulatin tempo, così ho provate un passo variabile e definire il metodo min passo con un valore inferiore al mio ritardo vaue.
ma ancora ho il problema sam
qualcuno mi può aiutare o suggerire un altro metodo per eccesso modello loop ritardo.
Avanzata grazie
Io sono uno di modellazione CT delta sigma modulatore utilizzando Simulink, ora sto cercando di modello superiore loop ritardo.
Cerco due metodi:
1.usare un ritardo di trasporto, ma il ritardo appare come un aumento del tempo di salita non un ritardo nel segnale di uscita di questo blocco.
2.D-ff clock orologio con un ritardo di uscita, ma in realtà ritardo di là di quanto mi aspetto.
Immagino sia un problema di impostazioni simulatin tempo, così ho provate un passo variabile e definire il metodo min passo con un valore inferiore al mio ritardo vaue.
ma ancora ho il problema sam
qualcuno mi può aiutare o suggerire un altro metodo per eccesso modello loop ritardo.
Avanzata grazie