cosa succede se il tempo di attesa superiore al tempo di setup

K

Kil

Guest
Ciao a tutti
Ho una domanda per tutti hgelp plz me

Che cosa succede quando il tempo hold (15nsec) superiore a tempo di setup (3nse)
quindi se possiamo abale per calcolare la frequenza di clock, quando la propagazione Dealy è previsto (diciamo 4nsec) .............Il mio DOUT è ciò che accadrà tempo di hold whe è molto più di tempo di setupse u avere circuiti sequenziali per calcolare il tempo di installazione freq orologio e il calendario di altre cose per le interviste plz do avanti di me

o plz suggeriscono alcuni siti di buono per loro

krushi

 
Credo che in tempo di attesa e tempi di configurazione generale delle Nazioni Unite sono corelatoaumentodegli!gli uni agli altri!

 
Penso che ci sia alcuna relazione tra l'installazione e tenere il tempo

per il flop normale cioè percorso flop

FF1 -> logica combinatoria con ritardo (td) -> FF2se l'orologio FF1/FF2 a q ritardo è TCQ e istituire e tenere il tempo sono TS e parola poi le equazioni di base sono

tc td> TCQ TS
th <TCQ td

Questa è la base di tutti i disegni di base flop.<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idea" border="0" />
 
Come faccio a trovare il valore di TS?è tempo di setup dell 'elemento lib o FF?Saluti,
Dr.farnsworth

 
Tipo,

Tempi di setup e di hold non hanno rapporti con ogni other.It è di proprietà del FFs nel libs.Controlla qui sotto

http://www.edaboard.com/viewtopic.php?t=152590&highlight=hold

 
L'unica relazione tra il tempo di attesa e tempi di configurazione è la seguente:
TH (hold) TS (setup)> = 0,
questo è un concetto molto importante, specialmente quando si incontrano il valore negativo di tempo di attesa.

Cordiali saluti,
Jarod

 
previsto il periodo di clock> tenere il tempo tempo di setup, ci dovrebbe essere alcun problema.

se il tempo di attesa = 3NS, tempi di configurazione = 1ns (hold> tempi di configurazione), e il periodo di clock = 10ns

così, significa tenere il tempo, il segnale dovrebbe arrivare ur poppa 3 ns, tempo di setup significa che il tuo segnale deve arrivare prima (10 - 1) = 9 ns,

in tal modo il segnale ur dovrebbe arrivare in ns x, dove 3 <x <9.

 

Welcome to EDABoard.com

Sponsor

Back
Top