cosa succede quando fpgs è sovraccarico??

T

Tan

Guest
Ciao amici,
Ho un question.Can qualcuno mi dica che cosa succede quando FPGA è sovraccarico? Sto scrivendo una domanda per la quale il mio FPGA attraversato il 100%. Sarei curioso di sapere cosa accade al FPGA?

 
Are you serious?

I cant believe you dont capire che cosa i vostri strumenti di attuazione appena indicato.

Fondamentalmente quello che viene detto è che il dispositivo che avete scelto non è grande abbastanza per realizzare l'hardware il codice sta per generare.Sarà necessario o cercare di ottimizzare il codice, il layout, o passare a un dispositivo più grande.

Per quanto riguarda ciò che accade al nulla .... FPGA, perché non sarà caricato con flusso di bit.

E

 
Non si può mai sovraccaricare la FPGA.non è possibile masterizzare affatto.Avete bisogno di un altro target FPGA o cercare di ottimizzare la progettazione.

 
Ci dispiace per la mia risposta in ritardo,
in realtà ciò che è accaduto è stato, quando ho sintetizzato il mio programma è stato visualizzato come 110%.
così ho avuto questo dubbio,
La mia domanda è il mio strumento XILINX ottimizzare il design più al fine di adattarsi FPGA o dovrei ottimizzare il mio disegno mio riconsiderando il mio codice?

Please let me know ...

 
L'ISE sarà fare un po 'di ottimizzazione e possiblely ridurre la progettazione di <100%.
Se non è possibile, lo strumento dirà.
In ogni caso, non sarà possibile ottenere la vostra chiusura tempi per questo tipo di utilizzo delle risorse.

 
ISE farà qualche optimiztion, ma la progettazione di massima dovrebbe essere circa il 85% da mirati FPGA

 
Nel caso di Xilinx: non dimenticate che il router è incline a "espandere" la logica in tutte le risorse disponibili.Quindi, anche se l'occupazione di fette a disposizione ha raggiunto il 100% non significa che si sta avvicinando a pieno FPGA.Ci sono alcune opzioni "pack logica indipendenti", che può ulteriormente forzare il router per mettere le cose più vicini e più l'uso della logica all'interno di ogni fetta.

Naturalmente, questo potrebbe andare a scapito di alcuni di routing più difficile, cioè o il tempo di compilazione più logica o la velocità più lenta.

Quindi verificare il numero di sandali e LUT, non la percentuale complessiva di utilizzo fetta rapporti dopo routing.E naturalmente la% di risorse scarse come arieti per categoria e gli altri componenti speciali.

 
In questo caso, quando FPGA è sovraccarico .... significa che il vostro progetto per il codice non è adatta al dispositivo che u hai selezionato ...........

Hai scelto un tipo di dispositivo che non è grande abbastanza per realizzare l'hardware il codice sta per generare.Sarà necessario o cercare di ottimizzare il codice, il layout, o passare a un dispositivo più grande..............

o ha scelto un altro dispositivo che e HAV capacità molto più grande allora questo dispositivo ......

Se FPGA è sovraccarico, quindi Canot u do il n Place Route, Mapping, che per u non può generare file. Mappa di bit ..............

u solo può controllare l'hardware ...........

il codice non è ottenere doen ........ caricati

 
Sono venuto a sapere che il numero di DSP fare differenza se il chip FPGA è sovraccarico o non ..
e una cosa ....
1.è vero che il file po 'verrà generato anche quando il numero di sezioni è poco più di 100 ie è al 102%.?

 
No. Se l'utilizzo di ogni risorsa è> 100% in fase di PAR, un file corretto bit non possono essere creati con qualsiasi mezzo.Non è possibile utilizzare un componente che non esiste.

 
Se si utilizza la memoria, basta verificare che la memoria è seduto in CLB o blocchi di memoria.Se il consumo di memoria CLB cambiare lo stile di codifica della memoria per spostare i blocchi di memoria.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top