A
abhi_k11
Guest
come fare la copertura funzionale con ncvhdl e Verilog sistema.Non Verilog sistema ncvhdl sostegno costruisce?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
L
ljxpjpjljx
Guest
per la copertura funzionale, si dovrebbe prima cordinate con il team di progettazione per elencare i punti funzione nelle specifiche, allora lo strumento è facile da usare!Il più importante è la definizione del punto di funzione!
A
abhi_k11
Guest
Mi hanno effettivamente fatto una copertura funzionale per Verilog desing Verilog sistema in uso.Ncverilog supporta Verilog sistema.La stessa cosa che voglio fare per il mio progetto VHDL.Ho passato con docs ncvhdl e ha scoperto che Verilog sistema di costrutti non sono supportati.Devo uso misto linguaggi di simulazione per questo scopo?
Voglio solo sapere come procedere e fare copertura funzionale per la progettazione utilizzando VHDL Verilog sistema.
Please let me know.
Voglio solo sapere come procedere e fare copertura funzionale per la progettazione utilizzando VHDL Verilog sistema.
Please let me know.
A
aji_vlsi
Guest
abhi_k11 ha scritto:
Mi hanno effettivamente fatto una copertura funzionale per Verilog desing Verilog sistema in uso.
Ncverilog supporta Verilog sistema.
La stessa cosa che voglio fare per il mio progetto VHDL.
Ho passato con docs ncvhdl e ha scoperto che Verilog sistema di costrutti non sono supportati.
Devo uso misto linguaggi di simulazione per questo scopo?Voglio solo sapere come procedere e fare copertura funzionale per la progettazione utilizzando VHDL Verilog sistema.Please let me know.
Mi hanno effettivamente fatto una copertura funzionale per Verilog desing Verilog sistema in uso.
Ncverilog supporta Verilog sistema.
La stessa cosa che voglio fare per il mio progetto VHDL.
Ho passato con docs ncvhdl e ha scoperto che Verilog sistema di costrutti non sono supportati.
Devo uso misto linguaggi di simulazione per questo scopo?Voglio solo sapere come procedere e fare copertura funzionale per la progettazione utilizzando VHDL Verilog sistema.Please let me know.
L
ljxpjpjljx
Guest
anche il sistema Verilog sostenere la dichiarazione funzionale covreage!