convertire in numero a virgola mobile a binario in VHDL

M

mariajohn

Guest
Hai

Ho bisogno di KNW è possibile convertire un numero in virgola mobile a rappresentazione binaria e viceversa ....
IM con Xilinx ISE 9.2i ....
plz help .....
Last edited by mariajohn il 27 set 2009 14:21, modificato 1 volta in totale

 
Si può spiegare che cosa realmente significa?Sono sicuro che troverete la vostra risposta su Wikipedia:
http://en.wikipedia.org/wiki/Floating_point

Con i migliori saluti,
/ Farhad Abdolian

 
Hai
sto facendo il mio progetto che si occupa dell'esecuzione di un controllore PID in FPGA ...
im attualmente scrivendo il suo codice ingressi interi considerazione ....
ma io voglio dare i numeri in virgola mobile e fissa come input ....
così è posiible a fare le operazioni a virgola mobile in VHDL??

IM con Xilinx ISE 9.2i .....
Grazie e saluti
maria

 
HI Maria,
Vorrei davvero consigliamo di leggere la seguente documentazione:

http://www.ccm.ece.vt.edu/papers/shirazi_1995_FCCM95_quantitative.pdf

È anche possibile trovare una libreria open source FPGA a questo sito web dell'azienda:

http://optngn.com/place

Lettura della carta che vi darà una buona comprensione di ciò che può essere fatto all'interno di un FPGA, e per l'attuazione, è possibile utilizzare i codici della libreria di OPTNGN sito.

Hope it helps,

Con i migliori saluti,
/ Farhad Abdolian
Last edited by farhada il 20 ottobre 2009 21:44, modificato 1 volta in totale

 
grazie mille
Non ero in grado di ottenere tale sito in un primo momento, ma oggi ho ottenuto quello ...
ringrazio ancora una volta

 
3 argomenti possono essere.
1.Si deve progettare l'applicazione specifico processore che si occupa con l'alta velocità in virgola mobile.
Poi si sarebbe meglio prendere il core IP.Core da Xilinx Coregen farebbe.
2.Il processore solito.
Poi fate un sottoprogramma per il microcontrollore utilizzando l'algoritmo di solito.
3.Dovrai mettere alla prova il vostro progetto con vettori di test che sono numeri float.
Poi si scrive il tipo solita funzione di trasformazione di chiamata come
Ystdv <= conv_std_logic_vector (integer (Data_in * ScaleCoef), 32);

 

Welcome to EDABoard.com

Sponsor

Back
Top