R
ribes
Guest
Ciao,
Ho un problema con ADSSim, quando si tenta di simulare (via DynamicLink) verilog-Un blocco, che contiene semplice espressione V (Vout) < zi_nd (V (vin), (1), (1, -1), 50N , 0, 25N);
Né DC Tran analisi non può non convergere.
Blocca opere in Spectre.
Forse qualcuno ha avuto problema analogo.
Molte Grazie.
Ho un problema con ADSSim, quando si tenta di simulare (via DynamicLink) verilog-Un blocco, che contiene semplice espressione V (Vout) < zi_nd (V (vin), (1), (1, -1), 50N , 0, 25N);
Né DC Tran analisi non può non convergere.
Blocca opere in Spectre.
Forse qualcuno ha avuto problema analogo.
Molte Grazie.