contribuire con uno strano problema in cadenza

[ddrr]

Ciao, tutti i

Sotto l'ambiente di progettazione cadenza schematico, ho un dispositivo simbolo del PDK, quindi allegarlo al suo modello di file.In tal caso, la simulazione è risultato strano e sbagliato.

Se ho il simbolo della analoglib, la simulazione risultato andrà tutto bene.

Non so ciò che è accaduto qui.E 'qualcosa di sbagliato nella configurazione?

Prevedendo per la risposta!Thanks a lot!

 

[vkshenoy]

si può mostrare il messaggio di errore che mostra?

 

[ddrr]

Una poli resistenza.

ottenere dal simbolo PDK (sbagliata):
...
sezione = restypical

/ / Biblioteca nome: st09 / /
Cell. nome: rhr1km
/ / Visualizzazione nome: schema
subckt rhr1km_pcell24625 MINUS PLUS
R0 (PLUS MINUS) rhr1km
finisce rhr1km_pcell24625
/ / Fine della subcircuit definizione.

/ / Biblioteca nome: dcdc03
/ / Nome Cell: test_res02
/ / Visualizzazione nome: schema
R0 (0 vin) rhr1km_pcell24625
...ottenere dal simbolo PDK (su un altro computer, corretta):
...
sezione = restypical

/ / Biblioteca nome: st09 / /
Cell. nome: rhr1km
/ / Visualizzazione nome: schema
subckt rhr1km_pcell2462 MINUS PLUS
parametri Segl segW = 10U = 1u TC1 =- 2.432m TC2 = 8.289u VC1 =- 23m VC2 =- 550m
R0 (PLUS MINUS) rhr1km l = w = segW Segl TC1 = TC1 TC2 = TC2 VC1 = VC1 VC2 = VC2
finisce rhr1km_pcell2462
/ / Fine della subcircuit definizione.

/ / Biblioteca nome: dcdc03
/ / Nome Cell: test_res02
/ / Visualizzazione nome: schema
R0 (0 vin) rhr1km_pcell2462 m = 1 Segl = 10U segW = 1u TC1 =- 2.432m TC2 = 8.289u \
VC1 =- 23m VC2 =- 550m

...ottenere da analoglib simbolo:

sezione = restypical

/ / Biblioteca nome: dcdc03
/ / Nome Cell: test_res02
/ / Visualizzazione nome: schema
R0 (vin 0) rhr1km l = 10U w = 1u

 

[pit1000]

Nel primo casе parametri da CDF non trasferiti alla netlist.Forse non correttamente installati o PDK spettro vista cambiata.